公开(公告)号：WO2015120657A1

公开(公告)日：2015-08-20

申请号：PCT/CN2014/074359

申请日：2014-03-31

Applicant: 北京大学

Inventor： 蔡一茂 ,  刘业帆 ,  方亦陈 ,  王宗巍 ,  李强 ,  余牧溪 ,  潘越 ,  黄如

IPC: H01L51/30 ,  H01L51/40

CPC classification number: H01L45/14 ,  G11C11/5664 ,  G11C13/0016 ,  G11C13/0097 ,  G11C2213/15 ,  G11C2213/52 ,  H01L45/122 ,  H01L45/1253 ,  H01L45/1616 ,  H01L51/0035 ,  H01L51/0098

Abstract: 一种多值非易失性有机阻变存储器及其制备方法。该阻变存储器包括顶电极、底电极以及位于顶电极和底电极之间的中间功能层，中间功能层为至少两层聚对二甲苯。该方法包括：采用PVD方法在衬底上生长底电极材料，并采用标准光刻技术使底电极图形化；采用聚合物化学气相淀积方法在底电极上依次生长多层聚对二甲苯材料；通过光刻和刻蚀定义底层电极的引出通孔；采用PVD方法在聚对二甲苯材料上生长顶电极材料，通过光刻、剥离定义顶层电极，并将底电极引出。在不改变器件基本结构的条件下，通过采用两侧均为较惰性电极以及多层聚对二甲苯的淀积来实现具有自限流效果的多值存储功能。

公开(公告)号：WO2014187059A1

公开(公告)日：2014-11-27

申请号：PCT/CN2013/084752

申请日：2013-09-30

Applicant: 北京大学

Inventor： 黄如 ,  张耀凯 ,  蔡一茂 ,  杨帆 ,  潘越 ,  王宗巍 ,  方亦陈

IPC: G06N3/06

CPC classification number: G06N3/08 ,  G06N3/049 ,  G06N3/0635 ,  G11C11/54 ,  G11C13/0007

Abstract: 本发明公开了一种基于阻变忆阻器的时间关联学习神经元电路及其实现方法。本发明利用阻变忆阻器的开关特性，当其两端被两个激励信号同步选定时，将会在器件的两端形成可以使其发生阻变的电压压降，从而实现这个突触连接的开断，实现两个激励信号的关联与否，并具有记忆特性，而且能够复述出之前的激励信号，即达到学习目的。由于阻变忆阻器的结构简单且可集成度高，能够实现大规模的物理神经元突触连接，以达到更为复杂的学习甚至逻辑功能，本发明在神经元计算中有着很好的应用前景。

公开(公告)号：WO2014183367A1

公开(公告)日：2014-11-20

申请号：PCT/CN2013/084764

申请日：2013-09-30

Applicant: 北京大学

Inventor： 蔡一茂 ,  刘业帆 ,  白文亮 ,  王宗巍 ,  方亦陈 ,  黄如

IPC: H01L51/05 ,  H01L51/40

CPC classification number: H01L51/0591 ,  G11C13/0014 ,  G11C13/0016 ,  H01L51/0035 ,  H01L51/102 ,  H01L2251/301 ,  H01L2251/303 ,  H01L2251/308

Abstract: 一种有机阻变存储器及其制备方法，该器件以硅为衬底，器件单元为MIM电容结构，采用上下层状结构，该MIM结构的顶电极为Al，底电极为ΙΤΟ，中间功能层为聚对二甲苯，其特征是，功能层的聚对二甲苯分多次进行淀积，每两次聚对二甲苯的淀积之间进行一次Αl 2 O 3 的ALD淀积，通过控制Αl 2 O 3 淀积面积来形成有利于导电通道形成的薄弱区域，从而控制器件的电学特性。在不改变器件基本结构的条件下，有效地提高了器件重复操作的一致性和不同器件之间的一致性。

公开(公告)号：WO2014094417A1

公开(公告)日：2014-06-26

申请号：PCT/CN2013/079020

申请日：2013-07-08

Applicant: 北京大学

Inventor： 蔡一茂 ,  殷士辉 ,  黄如 ,  方亦陈

IPC: H01L45/00

CPC classification number: H01L45/1233 ,  H01L45/04 ,  H01L45/085 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/1273 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608

Abstract: 公开了一种阻变存储器及其制备方法。阻变存储器包括：底电极（11）、阻变层（12）、顶电极（14），阻变层（12）位于底电极（11）之上；顶电极（14）位于阻变层（12）之上；底电极（11）之上设置有导电突起（13），导电突起（13）嵌在阻变层（12）内，且导电突起（13）顶部宽度小于底部宽度。还公开了一种阻变存储器的制备方法。这里所提供的阻变存储器及其制备方法，通过在底电极上设置导电突起，可以产生"避雷针"效应，使得阻变层中电场集中分布在导电突起的附近，极大的增加了导电细丝在导电突起处生成的概率，使导电细丝的生成不再是随机的，确保了阻变存储器中各个参数的稳定性，从而大大提高了阻变存储器工作的可靠性和稳定性。