公开(公告)号：WO2019066849A1

公开(公告)日：2019-04-04

申请号：PCT/US2017/053970

申请日：2017-09-28

Applicant: INTEL CORPORATION

Inventor： GLASSMAN, Timothy ,  SEGHETE, Dragos ,  STRUTT, Nathan ,  ASURI, Namrata S. ,  GOLONZKA, Oleg ,  KOTHARI, Hiten ,  ANDRUS, Matthew J.

IPC: H01L45/00

CPC classification number: H01L45/08 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/146 ,  H01L45/1675

Abstract: A memory device includes a bottom electrode above a substrate, a first switching layer on the bottom electrode, a second switching layer including aluminum on the first switching layer, an oxygen exchange layer on the second switching layer and a top electrode on the oxygen exchange layer. The presence of the second switching layer including aluminum on the first switching layer enables a reduction in electro-forming voltage of the memory device.

公开(公告)号：WO2017181418A1

公开(公告)日：2017-10-26

申请号：PCT/CN2016/080022

申请日：2016-04-22

Applicant: 中国科学院微电子研究所

Inventor： 吕杭炳 ,  刘明 ,  刘琦 ,  龙世兵

IPC: H01L45/00

CPC classification number: H01L45/1266 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/142 ,  H01L45/144 ,  H01L45/16 ,  H01L45/1683

Abstract: 一种Cu基阻变存储器的制备方法及存储器，该制备方法包括：对铜下电极（10）构图化合处理生成化合物缓冲层（40），所述化合物缓冲层（40）能够阻止所述铜下电极（10）被氧化；在所述化合物缓冲层（40）上沉积固态电解液材料（50）；在所述固态电解液材料（50）上沉积上电极（60）形成存储器。在上述技术方案中，通过在铜下电极（10）与固态电解液材料（50）之间插入能够阻止铜下电极（10）被氧化的化合物缓冲层（40），以有效避免固态电解液材料（50）生长时对铜下电极（10）的氧化，使电极界面不会因为氧化而变粗糙，从而解决现有技术中Cu基阻变存储器因电极界面粗糙导致的器件可靠性和良率较低的技术问题，进而提高器件的可靠性和良率。

公开(公告)号：WO2017172071A1

公开(公告)日：2017-10-05

申请号：PCT/US2017/017626

申请日：2017-02-13

Applicant: SANDISK TECHNOLOGIES LLC

Inventor： MELIK-MARTIROSIAN, Ashot ,  SAENZ, Juan

IPC: H01L45/00 ,  H01L27/24

CPC classification number: H01L27/249 ,  H01L21/02491 ,  H01L27/11521 ,  H01L27/2454 ,  H01L45/04 ,  H01L45/085 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/1273 ,  H01L45/145 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608

Abstract: A method is provided that includes forming a vertical bit line disposed in a first direction above a substrate, forming a multi-layer word line disposed in a second direction above the substrate, the second direction perpendicular to the first direction, and forming a memory cell including a nonvolatile memory material at an intersection of the vertical bit line and the multi-layer word line. The multi-layer word line includes a first conductive material layer and a second conductive material layer disposed above the first conductive material layer. The memory cell includes a working cell area encompassed by an intersection of the first conductive material layer and the nonvolatile memory material.

Abstract translation: 提供了一种方法，该方法包括：在衬底上方形成设置在第一方向上的垂直位线，形成设置在衬底上方的第二方向上的多层字线，第二方向垂直于 在垂直位线和多层字线的交叉处形成包括非易失性存储材料的存储单元。 多层字线包括第一导电材料层和设置在第一导电材料层上方的第二导电材料层。 存储器单元包括由第一导电材料层和非易失性存储器材料的交叉点包围的工作单元区域。

公开(公告)号：WO2017019070A1

公开(公告)日：2017-02-02

申请号：PCT/US2015/042729

申请日：2015-07-29

Applicant: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Inventor： ZHANG, Minxian Max ,  SAMUELS, Katy ,  LI, Zhiyong ,  GE, Ning ,  WILLIAMS, R. Stanley

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/2463 ,  H01L27/2409 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/145

Abstract: A nonvolatile memory cell includes a volatile selector electrically coupled in series with a nonvolatile resistance memory device. The nonvolatile resistance memory device may be a switching material sandwiched between a first bottom electrode and a first top electrode. The volatile selector may be a selector oxide matrix sandwiched between a second bottom electrode and a second top electrode. The selector oxide matrix includes silicon dioxide, while one or both of the second bottom electrode and the second top electrode includes copper. A memory array utilizing the memory cell and a method for manufacturing the memory array are also provided.

Abstract translation: 非易失性存储单元包括与非易失性电阻存储器件串联电耦合的易失性选择器。 非易失性电阻存储器件可以是夹在第一底部电极和第一顶部电极之间的开关材料。 易失性选择器可以是夹在第二底部电极和第二顶部电极之间的选择器氧化物矩阵。 选择氧化物基体包括二氧化硅，而第二底部电极和第二顶部电极中的一个或两个包括铜。 还提供了利用存储单元的存储器阵列和用于制造存储器阵列的方法。

公开(公告)号：WO2016195763A1

公开(公告)日：2016-12-08

申请号：PCT/US2016/016003

申请日：2016-02-01

Applicant: BOISE STATE UNIVERSITY

Inventor： CAMPBELL, Kristy, A.

IPC: H01L45/00

CPC classification number: H01L45/141 ,  G11C13/0069 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/143 ,  H01L45/144 ,  H01L45/16 ,  H01L45/1625

Abstract: A variable resistance memory device (100, 200, 300, 400) includes a first electrode (110, 210, 310) and a second electrode (160, 260, 360). The device may includes a chalcogenide glass (140, 240, 340) layer between the first electrode and the second electrode. The chalcogenide glass layer may include a chalcogenide glass material co-deposited with a metal material. The device also includes a metal ion source structure (150, 250, 350) between the chalcogenide glass layer and the second electrode. The device may include a buffer layer (120, 220) between the first electrode and the chalcogenide glass layer.

Abstract translation: 可变电阻存储器件（100,200,300,400）包括第一电极（110,210,310）和第二电极（160,260,360）。 该装置可以包括在第一电极和第二电极之间的硫族化物玻璃（140,240,340）层。 硫族化物玻璃层可以包括与金属材料共沉积的硫族化物玻璃材料。 该装置还包括在硫族化物玻璃层和第二电极之间的金属离子源结构（150,250,350）。 该装置可以包括在第一电极和硫族化物玻璃层之间的缓冲层（120,220）。

公开(公告)号：WO2015126485A1

公开(公告)日：2015-08-27

申请号：PCT/US2014/066177

申请日：2014-11-18

Applicant: MICRON TECHNOLOGY, INC.

Inventor： RAMASWAMY, D.V. Nirmal

IPC: G11C11/14 ,  G11C11/16

CPC classification number: H01L27/2409 ,  G11C11/16 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/14 ,  H01L45/145 ,  H01L45/146 ,  H01L45/148 ,  H01L45/149

Abstract: Some embodiments include a switching component which includes a selector region between a pair of electrodes. The selector region contains silicon doped with one or more of nitrogen, oxygen, germanium and carbon. Some embodiments include a memory unit which includes a memory cell and a select device electrically coupled to the memory cell. The select device has a selector region between a pair of electrodes. The selector region contains semiconductor doped with one or more of nitrogen, oxygen, germanium and carbon. The select device has current versus voltage characteristics which include snap-back voltage behavior.

Abstract translation: 一些实施例包括开关组件，其包括一对电极之间的选择器区域。 选择器区域包含掺杂有氮，氧，锗和碳中的一种或多种的硅。 一些实施例包括存储器单元，其包括电存储器单元电存储单元和选择器件。 选择装置在一对电极之间具有选择器区域。 选择器区域包含掺杂有氮，氧，锗和碳中的一种或多种的半导体。 选择器件具有电流对电压特性，其包括回跳电压特性。

公开(公告)号：WO2014057734A1

公开(公告)日：2014-04-17

申请号：PCT/JP2013/072640

申请日：2013-08-20

Applicant: 日本電気株式会社

Inventor： 岡本　浩一郎 ,  多田　宗弘 ,  波田　博光 ,  阪本　利司

IPC: H01L21/768 ,  H01L21/3065 ,  H01L21/8246 ,  H01L27/105 ,  H01L43/08 ,  H01L45/00 ,  H01L49/00

CPC classification number: H01L21/76802 ,  H01L21/02063 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/02167 ,  H01L21/02274 ,  H01L21/02282 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/32136 ,  H01L21/76808 ,  H01L21/76814 ,  H01L21/76832 ,  H01L21/76879 ,  H01L45/085 ,  H01L45/1206 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/145 ,  H01L45/1675 ,  H01L2221/1036

Abstract: 　本発明の課題は、ポイゾニングガス発生を抑制し配線パターンの解像不良を解消することで、所望の配線層構造を形成し、特性歩留まりを改善した機能素子を提供することにある。本発明の半導体基板上に形成された銅多層配線の形成方法では、層間絶縁膜の一部にビアホールが形成され、ビアホール内にはＳＯＣ層が埋め込まれた基板上に、基板に近い方から順に、少なくともＳＯＣ層と、ＳＯＧ層と、ＳｉＯ ２ 層と、化学増幅型レジストが積層された多層レジスト構造を形成して、所定のレジストパターンを形成し、前記レジストパターンをマスクにエッチングを行い、配線層およびビアプラグのパターンを形成し、前記パターンに配線層およびビアプラグを形成する。

Abstract translation: 本发明解决了抑制中毒气体的发展以消除布线图案分辨率故障的问题，从而形成所需的布线层结构以提供具有改进的性能产量的功能元件。 这种在半导体衬底上形成多层铜布线的方法包括：形成多层抗蚀剂结构以在包括层间绝缘膜的基板上形成给定的抗蚀剂图案，所述层间绝缘膜具有在其部分形成并填充有SOC层的通孔， 所述多层抗蚀剂结构体包含SOC层，SOG层，SiO 2层和从所述基板侧依次叠加的化学放大型抗蚀剂; 使用抗蚀剂图案作为掩模进行蚀刻以形成用于布线层和经由插塞的图案; 并以图案形成布线层和通孔塞。

公开(公告)号：WO2013028376A3

公开(公告)日：2013-07-11

申请号：PCT/US2012050363

申请日：2012-08-10

Applicant: RAMBUS INC ,  KELLAM MARK D ,  BRONNER GARY B

Inventor： KELLAM MARK D ,  BRONNER GARY B

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/085 ,  G11C13/0011 ,  H01L27/2472 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/1273 ,  H01L45/142 ,  H01L45/143 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1675

Abstract: A resistive RAM device, comprising a first electrode, a second electrode, an electrolyte layer located between the first electrode and the second electrode. The first electrode has a central region surrounded by a peripheral region in a plane parallel to the electrolyte layer, and the first electrode comprises a protrusion extending into the electrolyte layer by a greater extent in the central region than in the peripheral region so that the electrolyte layer is thinner in the central region than in the peripheral region.

Abstract translation: 一种电阻式RAM器件，包括第一电极，第二电极，位于第一电极和第二电极之间的电解质层。 第一电极具有由平行于电解质层的平面中的周边区域围绕的中心区域，并且第一电极包括在中心区域中比在周边区域中更大程度地延伸到电解质层中的突起，使得电解质 层在中心区域比在外围区域更薄。

公开(公告)号：WO2013039603A1

公开(公告)日：2013-03-21

申请号：PCT/US2012/046745

申请日：2012-07-13

Applicant: ADESTO TECHNOLOGIES CORPORATION ,  ADESTO TECHNOLOGIES FRANCE SARL ,  RAMBUS, INC. ,  LEE, Wei Ti ,  GOPALAN, Chakravarthy ,  MA, Yi ,  SHIELDS, Jeffrey ,  BLANCHARD, Philippe ,  JAMESON, John Ross ,  KOUSHAN, Foroozan Sarah ,  WANG, Janet ,  KELLAM, Mark

Inventor： LEE, Wei Ti ,  GOPALAN, Chakravarthy ,  MA, Yi ,  SHIELDS, Jeffrey ,  BLANCHARD, Philippe ,  JAMESON, John Ross ,  KOUSHAN, Foroozan Sarah ,  WANG, Janet ,  KELLAM, Mark

IPC: H01L29/02

CPC classification number: H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/142 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/16 ,  H01L45/1658

Abstract: A resistive switching device comprises a bottom electrode (115), a switching layer (130) disposed over the bottom electrode (115), and a electrode (150) disposed over the switching layer (130). The top electrode (150) comprises an alloy of a memory metal and an alloying element. The top electrode (150) provides a source of the memory metal. The memory metal is configured to change a state of the switching layer (130).

Abstract translation: 电阻式开关装置包括底部电极（115），设置在底部电极（115）上方的开关层（130）和设置在开关层（130）上方的电极（150）。 顶部电极（150）包括记忆金属和合金元素的合金。 顶部电极（150）提供存储金属的源。 存储器金属被配置为改变开关层（130）的状态。

公开(公告)号：WO2012003821A1

公开(公告)日：2012-01-12

申请号：PCT/DE2011/001167

申请日：2011-06-03

Applicant: FORSCHUNGSZENTRUM JÜLICH GMBH ,  POPPE, Ulrich ,  WEBER, Dieter ,  DIVIN, Yuriy ,  FALEY, Mikhail

Inventor： POPPE, Ulrich ,  WEBER, Dieter ,  DIVIN, Yuriy ,  FALEY, Mikhail

IPC: H01L39/14 ,  H01L39/22 ,  H01L45/00

CPC classification number: H01L39/223 ,  G11C13/0007 ,  G11C13/04 ,  G11C2213/17 ,  G11C2213/53 ,  H01L39/145 ,  H01L39/228 ,  H01L45/08 ,  H01L45/1206 ,  H01L45/1226 ,  H01L45/1266 ,  H01L45/147

Abstract: Die Erfindung betrifft ein Dreitorbauelement, welches durch die Bewegung von Ionen schaltbar ist. Dieses umfasst eine Source-Elektrode (3), eine Drain-Elektrode (3) und einen zwischen die Source-Elektrode und die Drain-Elektrode geschalteten Kanal (2) aus einem Material, dessen elektronische Leitfähigkeit durch Zu- und/oder Abführung von Ionen veränderlich ist. Erfindungsgemäß umfasst das Dreitorbauelement ein mit einer Gate-Elektrode (6) kontaktiertes lonenreservoir (5), welches derart in Verbindung mit dem Kanal steht, dass es bei Beaufschlagung der Gate-Elektrode mit einem Potential Ionen mit dem Kanal auszutauschen vermag. Es wurde erkannt, dass in der Verteilung der insgesamt in lonenreservoir und Kanal vorhandenen Ionen auf lonenreservoir und Kanal Information in dem Dreitorbauelement gespeichert werden kann. Die Verteilung der Ionen auf den Kanal und auf das lonenreservoir ändert sich dann und nur dann, wenn ein entsprechendes treibendes Potential an der Gate-Elektrode angelegt wird. Im Gegensatz zu RRAMs existiert daher kein "time-voltage dilemma".

Abstract translation: 本发明涉及一种Dreitorbauelement，其可以通过离子的移动进行切换。 它包括一个源电极（3），漏电极（3）和连接在源极电极和漏极电极通道（2）由材料的具有通过离子的进料和/或放电的电子传导性之间的电容器 是可变的。 根据本发明，包括具有栅电极的Dreitorbauelement（6）-contacted lonenreservoir（5），其与所述信道，它可以在所述栅电极的应用与离子通道的潜在交换这样的通信。 已经认识到，在现有的在上lonenreservoir和信道信息总lonenreservoir和通道离子的分布可以被存储在Dreitorbauelement。 离子对所述信道和所述lonenreservoir当且仅当给栅极电极对应的驱动电位被施加变化的分布。 不同于RRAMS没有“时间 - 电压困境”，因此存在。