公开(公告)号：WO2007110915A1

公开(公告)日：2007-10-04

申请号：PCT/JP2006/306186

申请日：2006-03-27

Applicant: 富士通株式会社 ,  神田 浩一 ,  田村 泰孝 ,  山口 久勝 ,  小川 淳二

Inventor： 神田 浩一 ,  田村 泰孝 ,  山口 久勝 ,  小川 淳二

IPC: H03K5/12 ,  H03K5/02

CPC classification number: H03K5/12 ,  H03F1/42 ,  H03F3/45183 ,  H03F3/45632 ,  H03F2200/36 ,  H03F2200/435 ,  H03F2200/447 ,  H03F2203/45631 ,  H03F2203/45638 ,  H03F2203/45681 ,  H03F2203/45686 ,  H03H11/1213 ,  H03H11/1291 ,  H04L25/028 ,  H04L25/0288

Abstract: 　インダクタピーキング回路の出力部のピーキング量を検出するピーキング検出部と、ピーキング検出部が検出したピーキング量に基づいてインダクタピーキング回路の回路パラメータを可変する制御信号生成部とを有する。特に、インダクタピーキング回路は、出力部と電源との間に直列に挿入されたインダクタおよび抵抗と、出力部とＧＮＤとの間に並列に接続された容量とを有し、これらのインダクタと抵抗と容量とのそれぞれの値によって、出力部に発生するピーキングを抑制することができる。 　このように、常に、出力部のピーキング量をモニタしているので、回路素子やプロセスなど製造時のばらつきなど静的な原因によるピーキングの発生だけでなく、電源電圧や温度など動作環境の変化など動的な原因によるピーキングの発生も抑制することができる。

Abstract translation: 包括确定电感器峰值电路的输出部分的峰化量的峰化确定部分; 以及控制信号生成部，其基于由所述峰化判定部确定的峰化量，改变所述电感器峰值电路的电路参数。 特别地，电感峰值电路包括电感器和电阻器的串联组合，每个电感器和电阻器均插入在输出部分和电源之间，并且还包括连接在输出部分和GND之间的电容器的并联组合。 可以选择电感器，电阻器和电容器的各个值来抑制在输出部分发生的峰值。 因此，由于始终监视输出部分的峰化量，所以可以抑制在制造期间由于诸如电路元件，工艺等的变化的静电原因引起的峰化的发生，同时也抑制由于 动态原因，如电源电压，温度等操作环境的变化。

公开(公告)号：WO2007099588A1

公开(公告)日：2007-09-07

申请号：PCT/JP2006/303701

申请日：2006-02-28

Applicant: 富士通株式会社 ,  山口 久勝 ,  神田 浩一 ,  小川 淳二 ,  田村 泰孝

Inventor： 山口 久勝 ,  神田 浩一 ,  小川 淳二 ,  田村 泰孝

IPC: H03K23/64

CPC classification number: H03K27/00 ,  H03B5/1203 ,  H03B5/1228 ,  H03B5/1243 ,  H03B19/00

Abstract: 　第１の分周回路と第２の分周回路とを設け、外部からインジェクションされる２相の外部クロック（第１の外部クロックおよび第２の外部クロック）を分周して、位相保証された４相のクロックを出力する。各分周回路は、ミキサと、加算回路と、位相回路とで構成される。また、第１の分周回路と第２の分周回路とは、第１の結合回路と第２の結合回路とでループ状に接続される。第１の結合回路は、第１の分周回路の第１の出力信号を入力して、第２の結合回路に第２の外部入力信号を出力し、第２の結合回路は、第２の分周回路の第２の出力信号を入力して、第１の結合回路に第１の外部入力信号を出力する。この結果、ループ利得が高くなり、ロックレンジの広いクロック分周回路を実現できる。

Abstract translation: 时钟分频电路包括用于分配从外部注入的两相外部时钟（第一和第二外部时钟）的第一和第二分频电路，以确定相位输出四相时钟。 每个分频电路包括混频器，加法电路和相电路。 第一和第二分频电路与第一和第二耦合电路循环连接。 第一耦合电路输入第一分频电路的第一输出信号并将第二外部输入信号输出到第二耦合电路，而第二耦合电路输入第二分频电路的第二输出信号，并将第一外部输入信号输出到 第一耦合电路。 结果，环路增益变高，从而产生具有宽锁定范围的时钟分频电路。