시인성이 향상된 표면처리동박 및 그의 제조방법
    1.
    发明申请
    시인성이 향상된 표면처리동박 및 그의 제조방법 审中-公开
    具有改善的可见度的表面处理铜箔及其制造方法

    公开(公告)号:WO2018004151A1

    公开(公告)日:2018-01-04

    申请号:PCT/KR2017/006094

    申请日:2017-06-12

    Abstract: 본 발명은 미세회로기판용 표면처리동박 및 그의 제조방법에 관한 것으로서, 보다 상세하게는 동박의 표면에 미세한 조화처리를 실시해 내열성 및 내약품성이 우수한 표면조화처리를 함으로써 필름의 광투과 비율이 높고 에칭성이 우수하여 시인성이 향상된 미세회로기판용 표면처리동박 및 그의 제조방법에 관한 것이다. 본 발명에 따르면 동박의 샤이니면에 미세한 조화처리를 함으로써 내열성 및 내약품성이 우수하게 표면조화처리를 할 수 있다. 또한 본 발명에 따르면 동박의 샤이니면에 미세한 조화처리를 함으로써 회로에칭시 회로의 E/R이 좋아지며 에칭 후 수지의 광투과율이 우수한 미세회로기판용 표면처리동박을 얻을 수 있다.

    Abstract translation:

    本发明涉及一种微电路板的表面处理铜箔及其制造用于由更具体地说,耐热性和优异的表面粗糙化处理和耐化学性的铜箔的表面上进行微调节过程的方法 本发明提供一种微型电路基板用表面处理铜箔,其膜的透光率高,且蚀刻性优异,可视性提高,以及其制造方法。 根据本发明,通过对铜箔的光泽表面进行微细的粗化处理,可以以优异的耐热性和耐化学性进行表面粗糙化处理。 另外,也能够得到本发明的微细的粗糙化的表面处理铜箔的电路是E / R电路的变得像通过根据铜箔的光泽面进行蚀刻后的树脂具有优良的光透射率微电路基板的蚀刻。

    캐리어박 부착 극박동박
    4.
    发明申请

    公开(公告)号:WO2018131961A1

    公开(公告)日:2018-07-19

    申请号:PCT/KR2018/000667

    申请日:2018-01-15

    Abstract: 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박은, 캐리어박, 박리층, 제 1 극박동박, Cu-Al 접착력 향상층, A1층 및 제 2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서, 상기 박리층은 박리성을 갖는 제 1 금속 (A3), 상기 제 1 금속 (A3)의 도금을 용이하게 하는 제 2 금속 (B3) 및 제 3 - 금속 (C3)을 포함할 수 있다.

    후처리 후 에칭성이 우수한 표면처리동박 및 그 제조방법
    5.
    发明申请
    후처리 후 에칭성이 우수한 표면처리동박 및 그 제조방법 审中-公开
    后处理可蚀性优异的表面处理铜箔及其制造方法

    公开(公告)号:WO2018004152A1

    公开(公告)日:2018-01-04

    申请号:PCT/KR2017/006095

    申请日:2017-06-12

    CPC classification number: C23G1/10 C25D3/38 C25D3/56 C25D5/16 H05K1/09 H05K3/02

    Abstract: 본 발명은 미세회로기판용 표면처리동박 및 그의 제조방법에 관한 것으로서, 구체적으로 본 발명에 따른 미세회로기판용 동박의 표면처리 방법은, 전해동박을 제공하는 단계; 및 상기 전해동박 상에 노듈을 성장시키기 위하여 조화처리를 하는 단계;를 포함하고, 상기 조화처리 단계에서는 [몰리브덴(Mo) 0.5 ~ 3g/l 와 나트륨 이온(Na) 1 ~ 10g/l] 중 1종, [텅스텐 이온(W) 0.1 ~ 0.5g/l 와 바나듐 이온(V) 0.3 ~ 0.7 g/l] 중 1종, 구리이온(Cu) 10 ~ 20 g/l 및 황산(H2SO4) 100~00g/L 을 포함하는 도금욕에서 조화처리를 수행한다. 본 발명에 따르면 표면조도 Rz가 2.0 이하이고 에칭성이 좋아 처짐현상이 크지 않은, 즉 수지층 부근의 하부회로의 폭과 상부 회로폭의 차이가 10㎛ 이하인 미세회로기판용 표면처리동박을 제조할 수 있다.

    Abstract translation:

    本发明涉及一种微电路基板表面处理铜箔及其制造为一个方法中,根据本发明的用于铜箔的表面处理的微电路的方法用于在基板具体包括提供电解铜箔的工序; 一种,并且包括,在所述粗糙化步骤[钼(Mo)0.5〜3G / L和钠离子(Na)1〜10克/升];和粗化处理的,以结节的生长工序的电解铜箔 [钨离子(W)0.1〜0.5克/升,和钒离子(V)0.3〜为0.7g /升]1种,铜离子(Cu)的10〜20克/升和硫酸(H 2 SO 4)100〜00克/ L在电镀槽中。 根据本发明的2.0或更小的表面粗糙度Rz,像偏转现象耐蚀刻性不是很大,即,小于或等于所述微电路和上电路之间的差宽度下电路的宽度在树脂层10㎛的附近,以产生一个基片表面处理铜箔

    동박, 이를 포함하는 전기부품 및 전지
    6.
    发明申请
    동박, 이를 포함하는 전기부품 및 전지 审中-公开
    铜箔,电气元件和电池,包括它们

    公开(公告)号:WO2015102323A1

    公开(公告)日:2015-07-09

    申请号:PCT/KR2014/012942

    申请日:2014-12-26

    Abstract: 조도가 낮으면서도 접착강도가 우수한 동박이 제안된다. 제안된 동박은, 적어도 하나의 표면에 요철이 형성되고, 표면에 미세입자층이 형성된 동박으로서, 표면의 평균높이에 따른 평균선 위에 위치하는 상부미세입자가 평균선 아래에 위치하는 하부미세입자보다 많다.

    Abstract translation: 提供具有低粗糙度和优异粘合强度的铜箔。 所提供的铜箔是在其至少一个表面上形成有不平坦部分的铜箔和在其表面上形成的细颗粒层,其中根据表面的平均高度位于平均线之上的上部细颗粒的数量 大于位于平均线下方的较低细颗粒的数量。

Patent Agency Ranking