公开(公告)号：WO2018208112A1

公开(公告)日：2018-11-15

申请号：PCT/KR2018/005411

申请日：2018-05-11

Applicant: 한국전기연구원

Inventor： 나문경 ,  강인호 ,  김상철 ,  문정현 ,  방욱 ,  석오균

IPC: H01L21/04 ,  H01L21/324 ,  H01L29/45 ,  H01L21/285 ,  H01L21/28

CPC classification number: H01L21/04 ,  H01L21/28 ,  H01L21/285 ,  H01L21/324 ,  H01L29/45

Abstract: 본 발명은 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법에 있어서, 탄화규소 기판 상부에 니켈층 및 티타늄층을 적층하는 단계와; 열처리를 통해 니켈/티타늄 오믹접촉을 형성하는 단계를 포함하는 것을 기술적 요지로 한다. 이에 의해 본 발명의 오믹접촉은 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 효과를 얻을 수 있다.

公开(公告)号：WO2021049801A1

公开(公告)日：2021-03-18

申请号：PCT/KR2020/011654

申请日：2020-08-31

Applicant: 한국전기연구원

Inventor： 문정현 ,  강인호 ,  김상철 ,  김형우 ,  나문경 ,  방욱 ,  석오균

IPC: H01L29/423 ,  H01L29/16 ,  H01L21/02 ,  H01L21/8234 ,  H01L21/324 ,  H01L21/265 ,  H01L29/66 ,  H01L29/78

Abstract: 본 발명은 트렌치 게이트형 SiC MOSFET 디바이스 및 그 제조 방법에 관한 것으로서, 본 발명의 트렌치 게이트형 SiC MOSFET 디바이스는, SiC 기판(예, n형 4H-SiC 기판)에 형성된 게이트 트렌치를 덮는 게이트 산화막, 상기 게이트 트렌치 영역에서 상기 게이트 산화막 하부에 형성된 도핑된 웰(예, BPW), 상기 게이트 산화막이 덮인 상기 게이트 트렌치 내부에 형성된 게이트 전극, 상기 게이트 전극 위에 형성된 층간절연막, 상기 기판의 에피택셜층의 전면에 형성된 소스 영역을 위한 도핑층의 상면과 상기 층간절연막의 상면을 덮는 소스 전극 및 상기 기판의 배면에 형성된 드레인 전극을 포함한다.

公开(公告)号：WO2018194336A1

公开(公告)日：2018-10-25

申请号：PCT/KR2018/004407

申请日：2018-04-17

Applicant: 한국전기연구원

Inventor： 석오균 ,  강인호 ,  김상철 ,  김형우 ,  나문경 ,  문정현 ,  방욱

IPC: H01L29/66 ,  H01L29/872

Abstract: 본 발명은 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 낮은 턴-온 전압을 가질 뿐만 아니라 역방향 특성을 향상시킬 수 있는 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법에 관한 것이다. 이러한 본 발명은, 실리콘카바이드 기판의 상부에 에피택시얼층, 폴리실리콘, 산화막 및 포토레지스트를 차례대로 형성하는 제1단계; 포토레지스트를 패터닝하여 포토레지스트패턴을 형성한 후, 포토레지스트패턴으로 산화막을 식각하여 산화막패턴을 형성하는 제2단계; 산화막패턴으로 폴리실리콘을 식각하여 폴리실리콘패턴을 형성하고, 포토레지스트패턴을 제거하는 제3단계; 산화막패턴으로 에피택시얼층 바닥 영역을 소정의 깊이로 식각하여 에피택시얼패턴을 형성한 후, 산화막패턴을 제거하여 트렌치를 완성하는 제4단계;를 포함하는 것을 특징으로 하는 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드 및 이의 제조방법을 기술적 요지로 한다.