반도체 웨이퍼 냉각 척
    6.
    发明申请

    公开(公告)号:WO2018093213A1

    公开(公告)日:2018-05-24

    申请号:PCT/KR2017/013146

    申请日:2017-11-17

    CPC classification number: H01L21/324 H01L21/67098 H01L21/6831 H01L21/6833

    Abstract: 냉매(C)가 순환되기 위한 유로(12)가 형성된 베이스(10), 베이스(10)의 상면 상에 유로(12)를 커버하며 반도체 웨이퍼가 안착되기 위한 위한 커버(20), 및 베이스(10)에 형성된 유로(12)의 저면으로부터 수직하게 돌출되어 냉매(C)의 흐름에 대하여 와류(X)를 형성하여 냉매(C)로부터 커버(20)에 대하여 직접적인 냉각 에너지를 열전달을 하기 위한 열전달 핀(30)으로 이루어지며, 상기 열전달 핀(30)은 유로(12)의 저면(12a) 상에서 유로(12)의 곡률 방향에 평행이 되도록 복수개로 구비되며, 상기 열전달 핀(30)은 동일한 유로(12)의 저면에서 서로 곡률 반경을 달리하는 다중 배열을 가지며, 다중 배열을 이루는 각 열전달 핀(30)의 각 전후면이 서로 겹치지 않도록 배열되는 반도체 웨이퍼 냉각 척이 제공된다.

    반도체 웨이퍼 세정 방법 및 장치
    7.
    发明申请
    반도체 웨이퍼 세정 방법 및 장치 审中-公开
    半导体晶片清洗方法和设备

    公开(公告)号:WO2018026251A1

    公开(公告)日:2018-02-08

    申请号:PCT/KR2017/008515

    申请日:2017-08-07

    Inventor: 이길광 윤용혁

    CPC classification number: H01L21/02 H01L21/324 H01L21/67 H01L33/00

    Abstract: 본 개시는 반도체 웨이퍼 세정 방법에 있어서, 웨이퍼를 준비하는 단계; 웨이퍼를 건식 세정 하는 단계;그리고, 웨이퍼를 습식 세정 하는 단계;를 포함하며, 웨이퍼를 습식 세정 하는 단계;에서, 웨이퍼를 가열하는 것을 특징으로 하는 반도체 웨이퍼 세정방법에 관한 것이다.

    Abstract translation: 本公开涉及一种半导体晶片清洁方法,包括:准备晶片; 本发明涉及一种半导体晶片的清洗方法,其特征在于在湿法清洗晶片的步骤中加热晶片,并湿法清洗晶片。

    BASNO3 박막 및 이의 저온 제조 방법
    8.
    发明申请
    BASNO3 박막 및 이의 저온 제조 방법 审中-公开
    BASNO3薄膜及其低温生产方法

    公开(公告)号:WO2017176038A1

    公开(公告)日:2017-10-12

    申请号:PCT/KR2017/003702

    申请日:2017-04-04

    Abstract: 본 발명은 a) 바륨염, 주석염, 과산화수소수 및 유기산을 포함하는 혼합용액에 알칼리 수용액을 첨가하여 비정질 침전물을 침전시키는 단계; b) 상기 비정질 침전물이 포함된 혼합용액을 예열처리하여 결정질 BaSnO 3 전구체 물질을 제조하는 단계; c) 상기 결정질 BaSnO 3 전구체 물질을 극성 유기용매에 분산시켜 분산액을 제조하는 단계; d) 상기 분산액을 기판 상에 도포하는 단계; 및 e) 상기 기판 상에 도포된 분산액을 열처리하여 페로브스카이트 구조의 BaSnO 3 박막을 제조하는 단계;를 포함하는 BaSnO 3 박막의 저온 제조 방법에 관한 것이다.

    Abstract translation:

    本发明)向碱水溶液含有钡盐,锡盐,过氧化氢和有机酸,以沉淀的无定形沉淀物的混合溶液的步骤; b)预热含有无定形沉淀物的混合溶液以制备晶体BaSnO 3子前体材料; c)将晶体BaSnO 3子前体材料分散在极性有机溶剂中以制备分散体; d)将分散体施加到基底上; 并且e)热处理施加在基材上的分散体以产生钙钛矿BaSnO 3薄膜,其中BaSnO 3薄膜包括: 方法。

    SYSTEMS AND METHODS FOR IN-SITU DOPED SEMICONDUCTOR GATE ELECTRODES FOR WIDE BANDGAP SEMICONDUCTOR POWER DEVICES
    9.
    发明申请
    SYSTEMS AND METHODS FOR IN-SITU DOPED SEMICONDUCTOR GATE ELECTRODES FOR WIDE BANDGAP SEMICONDUCTOR POWER DEVICES 审中-公开
    用于宽带半导体功率器件的原位掺杂半导体栅极电极的系统和方法

    公开(公告)号:WO2017142645A1

    公开(公告)日:2017-08-24

    申请号:PCT/US2017/012781

    申请日:2017-01-10

    Abstract: In an embodiment, a wide bandgap semiconductor power device, includes a wide bandgap semiconductor substrate layer; an epitaxial semiconductor layer disposed above the wide bandgap semiconductor substrate layer; a gate dielectric layer disposed directly over a portion of the epitaxial semiconductor layer; and a gate electrode disposed directly over the gate dielectric layer. The gate electrode includes an in-situ doped semiconductor layer disposed directly over the gate dielectric layer and a metal-containing layer disposed directly over the in-situ doped semiconductor layer.

    Abstract translation: 在一个实施例中,宽带隙半导体功率器件包括宽带隙半导体衬底层; 设置在宽带隙半导体衬底层上的外延半导体层; 直接设置在所述外延半导体层的一部分上的栅极电介质层; 以及直接设置在栅介质层上的栅电极。 栅电极包括直接设置在栅介质层上的原位掺杂半导体层和直接设置在原位掺杂半导体层上的含金属层。

    基板処理装置、継手部および半導体装置の製造方法
    10.
    发明申请
    基板処理装置、継手部および半導体装置の製造方法 审中-公开
    基板处理设备,接合部件和制造半导体器件的方法

    公开(公告)号:WO2017138183A1

    公开(公告)日:2017-08-17

    申请号:PCT/JP2016/077143

    申请日:2016-09-14

    CPC classification number: C23C16/455 H01L21/22 H01L21/31 H01L21/324

    Abstract: [課題] 基板上に形成する膜の均一性を向上させることが可能な技術を提供する。 [解決手段] 基板を処理する反応管内にガスを導入するよう構成されたガス導入部と、ガスを反応管外で加熱する加熱部と、ガス導入部と加熱部との間に設置される接続部と、を有し、接続部は、ガス導入部と密閉部材を介して接続される外管と、外管よりも小さい径に形成され、一端が加熱部と接続し、他端が少なくとも密閉部材が設置される位置まで延伸する内管と、で構成される。

    Abstract translation: [问题]提供一种能够改善在基板上形成的膜的均匀性的技术。 和[溶液]气体入口被配置为将气体引入反应管来处理加热单元气体入口之间设置的基板,在反应管外面加热气体的加热单元,连接 包括一个部分,和连接部,并且其经由密封构件和所述进气口部相连接的外管,被形成为比所述外管的较小直径的一端被连接到加热单元,至少密封的另一端 并且延伸到安装构件的位置的内管。

Patent Agency Ranking