公开(公告)号：WO2015094503A1

公开(公告)日：2015-06-25

申请号：PCT/US2014/064215

申请日：2014-11-06

Applicant: INTEL CORPORATION

Inventor： SCHAEFER, Andre ,  YEH, Jen-Chieh ,  LUO, Pei-Wen

IPC: G11C11/4063 ,  G11C11/409

CPC classification number: G11C7/1072 ,  G11C5/063 ,  G11C7/1012 ,  G11C7/106 ,  G11C7/1066 ,  G11C8/10 ,  G11C8/12 ,  G11C11/4063 ,  G11C11/4076 ,  G11C11/408 ,  G11C11/4087 ,  G11C11/4093 ,  G11C11/4096 ,  G11C11/4097 ,  G11C2207/005 ,  G11C2207/107 ,  G11C2207/2209 ,  G11C2207/2272 ,  G11C2207/2281

Abstract: Examples are disclosed for accessing a dynamic random access memory (DRAM) array. In some examples, sub-arrays of a DRAM bank may be capable of opening multiple pages responsive to a same column address strobe. In other examples, sub-arrays of a DRAM bank may be arranged such that input/output (IO) bits may be routed in a serialized manner over an IO wire. For these other examples, the IO wire may pass through a DRAM die including the DRAM bank and/or may couple to a memory channel or bus outside of the DRAM die. Other examples are described and claimed.

Abstract translation: 公开了用于访问动态随机存取存储器（DRAM）阵列的示例。 在一些示例中，DRAM存储体的子阵列可以响应于相同的列地址选通而打开多个页面。 在其他示例中，DRAM组的子阵列可以被布置为使得输入/输出（IO）位可以通过IO线以串行方式路由。 对于这些其他示例，IO线可以通过包括DRAM组的DRAM裸片和/或可以耦合到DRAM裸片外部的存储器通道或总线。 其他的例子被描述和要求保护。