-
公开(公告)号：WO2018040578A1
公开(公告)日：2018-03-08
申请号：PCT/CN2017/080797
申请日：2017-04-17
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
Inventor： 王洪惠
IPC: H01L27/12 , H01L21/77 , G02F1/1362 , G02F1/1368
CPC classification number: H01L27/124 , G02F1/13454 , G02F1/136286 , G02F1/1368 , G02F2001/136295 , H01L27/1225 , H01L27/1244 , H01L27/1259 , H01L27/1262
Abstract: 一种阵列基板及其制造方法、显示面板和显示装置，该阵列基板包括衬底基板(901)以及设置在所述衬底基板(901)上的多条栅线(1)、多条数据线(2)和多条公共电极线(3)，并且多条公共电极线(3)与多条栅线(1)设置在不同层，多条公共电极线(3)与多条数据线(2)设置在同一层且相互平行，多条栅线(1)与多条数据线(2)、多条公共电极线(3)相互绝缘且交叉以限定多个亚像素单元(908)。在该阵列基板中，公共电极线(3)与栅线(1)设置在不同层，公共电极线(3)与数据线(2)设置在同一层且相互平行，这样可以避免平行配线易于短路的问题，还便于对阵列基板的电路进行检测与维修，加强设备的检出能力，从而可以提高产品的良率。
-
公开(公告)号：WO2018040321A1
公开(公告)日：2018-03-08
申请号：PCT/CN2016/107602
申请日：2016-11-29
Applicant: 深圳市华星光电技术有限公司
Inventor： 曾勉
CPC classification number: G09G3/3677 , G02F1/13 , G02F1/13306 , G02F1/13454 , G09G3/2092 , G09G3/36 , G09G2310/0264 , G09G2310/0267 , G09G2310/0286 , G09G2310/06 , G09G2310/08 , G09G2320/0204 , H03K17/6871 , H03K17/6874
Abstract: 公开了一种GOA驱动单元及驱动电路，该GOA驱动单元包括上拉单元、上拉控制单元、下拉单元、下拉维持单元及自举电容，邻行下拉晶体管在下拉维持单元将本行的扫描控制信号和行扫描信号拉低并维持在低电平时，将前一扫描时序的相邻行的行扫描信号也拉低并维持在低电平。该驱动单元能够增加GOA电路的自修复能力。
-
公开(公告)号：WO2017193847A1
公开(公告)日：2017-11-16
申请号：PCT/CN2017/082879
申请日：2017-05-03
Applicant: 京东方科技集团股份有限公司
CPC classification number: G09F9/3023 , G02F1/13306 , G02F1/133308 , G02F1/134327 , G02F1/13454 , G02F1/136286 , G02F2201/56 , G09F9/30 , G09G3/20 , G09G3/3611
Abstract: 一种显示屏和显示装置，显示屏包括形状为不规则的闭合图形的异形显示面板(01)，以及绑定于异形显示面板(01)的任一边缘处且用于向异形显示面板(01)内的栅线和数据线提供对应信号的显示驱动电路(02)。
-
公开(公告)号：WO2017152554A1
公开(公告)日：2017-09-14
申请号：PCT/CN2016/088083
申请日：2016-07-01
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1333 , G02F1/1335 , G02F1/13 , B32B37/30
CPC classification number: G02F1/133528 , B32B37/1284 , B32B37/30 , B32B38/10 , B32B43/003 , B32B43/006 , B32B2307/42 , G02B5/3025 , G02F1/1303 , G02F1/13454
Abstract: 一种阵列基板及其制备方法、偏光片（3）贴附膜及其制备方法，其中该阵列基板的制备方法包括：将离型膜（7）的对应于偏光片（3）的第一贴附区域（31）的部分去除，并将偏光片（3）的第一贴附区域（31）与衬底基板（8）进行贴合，使得第一贴附区域（31）位于非Bonding区域内；将离型膜（7）的对应于偏光片（3）的第二贴附区域（32）的部分去除，并将偏光片（3）的第二贴附区域（32）与衬底基板（8）进行贴合，使得第二贴附区域（32）与Bonding区域（5）至少部分重合。该技术方案通过先将偏光片（3）的部分区域与阵列基板进行贴附，且不覆盖衬底基板（8）上的Bonding区域（5），从而可保证Bonding工艺的正常进行；Bonding工艺结束后，再将偏光片（3）未进行贴附的部分与衬底基板（5）进行贴附，使得第二贴附区域（32）与Bonding区域（5）至少部分重合，从而可有效避免显示面板出现漏光问题。
-
公开(公告)号：WO2017092116A1
公开(公告)日：2017-06-08
申请号：PCT/CN2015/099280
申请日：2015-12-28
Applicant: 武汉华星光电技术有限公司
Inventor： 龚强
IPC: G09G3/36
CPC classification number: G09G3/3659 , G02F1/13454 , G02F1/136213 , G09G3/36 , G09G3/3677 , G09G2320/0219 , G09G2320/0233
Abstract: 一种降低馈通电压的GOA电路，在下拉输出单元(400)中增设第十一薄膜晶体管(T11)及与第十一薄膜晶体管(T11)串联的第一电阻(R1)，在GOA电路的输出过程中，通过增设的输出控制信号(CKF)导通第十一薄膜晶体管(T11)，利用第一电阻(R1)的分压作用，使得输出端(G(n))输出的信号波形多产生一个下降沿，即输出端(G(n))输出的信号波形具有两个下降沿，能够减小像素内TFT的栅极关闭前后的电压差，从而降低馈通电压，提升液晶面板的显示均一性。
-
Patent Agency Ranking
公开(公告)号：WO2017035881A1
公开(公告)日：2017-03-09
申请号：PCT/CN2015/090525
申请日：2015-09-24
Applicant: 深圳市华星光电技术有限公司 , 武汉华星光电技术有限公司
IPC: G02F1/1345
CPC classification number: G02F1/13452 , G02F1/1345 , G02F1/13454 , G02F1/13458 , G02F2001/13456 , H01L24/12
Abstract: 一种驱动器芯片结构，包括基板（10）及设于基板（10）的数个大小相等的连接凸起（12），基板（10）包括表面（11），数个连接凸起（12）成矩阵方式间隔排列于表面（11）上，连接凸起（12）平行于表面（11）的截面呈梯形或者三角形。还提供了一种液晶显示装置。
-
公开(公告)号：WO2017020354A1
公开(公告)日：2017-02-09
申请号：PCT/CN2015/087784
申请日：2015-08-21
Applicant: 深圳市华星光电技术有限公司
IPC: G09G3/20
CPC classification number: G09G3/3648 , G02F1/13454 , G02F1/1368 , G09G3/3688 , G09G2300/0408 , G09G2310/0291 , G09G2310/061 , G09G2310/08 , G09G2330/021 , G09G2330/023
Abstract: 一种源驱动晶片（220,320）驱动电路以及液晶显示面板。所述源驱动晶片（220,320）驱动电路中，消隐定时器（210,310）的输出端连接开关单元（221,321）的控制端，开关单元（221,321）的输入端连接供电电源（VCC），开关单元（221,321）的输出端连接缓冲放大器（222,322）的电源端；消隐定时器（210,310）用于产生控制信号（Vin），其中，控制信号（Vin）在行消隐或者帧消隐时为第一电平，控制信号（Vin）在非行消隐以及非帧消隐时为第二电平；开关单元（221,321）用于在控制信号（Vin）为第一电平时，处于断开状态，从而使得供电电源（VCC）不能通过开关单元（221,321）向缓冲放大器（222,322）的电源端进行供电；以及，在控制信号（Vin）为第二电平时，处于导通状态，从而使得供电电源（VCC）通过开关单元（221,321）向缓冲放大器（222,322）的电源端进行供电。所述源驱动晶片（220,320）驱动电路以及液晶显示面板能够有效地减少功耗。
-
公开(公告)号：WO2017012165A1
公开(公告)日：2017-01-26
申请号：PCT/CN2015/087727
申请日：2015-08-21
Applicant: 深圳市华星光电技术有限公司
IPC: H01L29/786 , G09G3/36
CPC classification number: G09G3/3677 , G02F1/13454 , G02F1/136286 , G02F1/1368 , G02F2001/13685 , G02F2202/104 , G09G2300/0408 , H01L27/1222 , H01L27/1237 , H01L27/124 , H01L29/786 , H01L29/78678
Abstract: 一种用于窄边框LCD的GOA电路结构，包括：锁存器、与非门、缓冲器单元、以及重置单元；输入信号输入锁存器，输出信号自缓冲器单元输出；该缓冲器单元包括由第一金属层(1)、第二金属层(2)、及设于第一金属层(1)与第二金属层(2)之间的有源层(3)构成的多个TFT；每一TFT均具有双栅极，其底栅极由第一金属层(1)形成，其源极与漏极由第二金属层(2)形成，其顶栅极也由第二金属层(2)形成，能够减小缓冲器单元中TFT的尺寸以及缓冲器单元的宽度，从而减小GOA电路的宽度，使得LCD的边框较窄。
-
公开(公告)号：WO2016190197A1
公开(公告)日：2016-12-01
申请号：PCT/JP2016/064766
申请日：2016-05-18
Applicant: シャープ株式会社
IPC: H01L21/60
CPC classification number: H01L24/73 , G02F1/13454 , G02F1/13458 , H01L24/16 , H01L24/32 , H01L27/124 , H01L2224/16227 , H01L2224/32227 , H01L2224/73204 , H01L2924/1426
Abstract: 半導体チップのバンプと基板の電極パッドとの間の接続不良を抑制する。半導体装置は、複数の電極パッド１５が一方の面に配置された基板と、略同一の大きさの複数のバンプ２１が一方の面に形成された半導体チップ２０と、複数のバンプ２１及び複数の電極パッド１５の間に介在して、複数のバンプ２１と複数の電極パッド１５とをそれぞれ電気的に接続する異方性導電膜３０と、を備える。複数の電極パッド１５には、半導体チップ２０の端２５に最も近い位置に位置する複数の第１の電極パッド１５Ａと、複数の第１の電極パッド１５Ａよりも半導体チップ２０の内側に位置する複数の第２の電極パッド１５Ｂとが含まれており、複数の第２の電極パッド１５Ｂの各々の面積は、複数の第１の電極パッド１５Ａの各々の面積よりも広い。
Abstract translation: 为了抑制衬底的电极焊盘与半导体芯片的凸块之间的错误连接。 半导体器件设置有：具有设置在一个表面上的多个电极焊盘15的衬底; 半导体芯片20具有形成在一个表面上的大致相同尺寸的凸块; 以及介于凸块21和电极焊盘15之间的各向异性导电膜30，以电连接凸块21和电极焊盘15.电极焊盘15包括位于最靠近边缘25的位置的多个第一电极焊盘15A 半导体芯片20的多个电极焊盘15B以及比第一电极焊盘15A更靠在半导体芯片20的内侧的电极焊盘15B。 每个第二电极焊盘15B的面积大于每个第一电极焊盘15A的面积。
-
公开(公告)号：WO2016165512A1
公开(公告)日：2016-10-20
申请号：PCT/CN2016/076261
申请日：2016-03-14
Applicant: 京东方科技集团股份有限公司
CPC classification number: H01L27/1255 , G02F1/133345 , G02F1/134309 , G02F1/13454 , G02F1/136286 , G02F1/1368 , G09G3/3225 , G09G3/3266 , G09G3/3677 , G09G2300/0408 , G09G2300/0426 , H01L27/12 , H01L27/124
Abstract: 一种阵列基板、显示面板及显示装置，阵列基板包括：显示区域(01)、封装区域(02)以及驱动电路区域(03)，驱动电路区域(03)位于显示区域(01)与封装区域(02)之间；封装金属层(12)设置在封装区域(02)，封装金属层(12)靠近驱动电路区域(03)的一侧上设置有至少一个凹槽结构(120)；至少一个驱动单元，设置在驱动电路区域(03)且包括至少一个元件(11)，其中元件(11)设置在凹槽结构(120)中。在不影响封装效果的情况下，显示面板的边框宽度能够被减小，更符合对于窄边框显示产品的需求。
-
-
-
-
-
-
-
-
-
Search Results
298
records
(took 0.025 seconds)
