公开(公告)号：WO2017117827A1

公开(公告)日：2017-07-13

申请号：PCT/CN2016/072549

申请日：2016-01-28

Applicant: 深圳市华星光电技术有限公司

Inventor： 郝思坤

IPC: H01L27/12 ,  H01L23/522 ,  G02F1/1362

CPC classification number: G02F1/134363 ,  G02F1/133345 ,  G02F1/13439 ,  G02F1/136213 ,  G02F1/136227 ,  G02F1/1368 ,  G02F2001/134318 ,  G02F2201/121 ,  H01L27/12 ,  H01L27/1214 ,  H01L29/78669 ,  H01L29/78678

Abstract: 一种TFT基板的制造方法，包括：在衬底层形成第一金属层（S101）；在第一金属层上形成第一绝缘层（S102）；在第一绝缘层上形成半导体活性层（S103）；形成第二金属层，其中，第二金属层包括第一公共电极层（S104）；在第二金属层上形成第二绝缘层（S105）；在第二绝缘层上形成树脂层（S106）；在树脂层上形成ITO层，其中，ITO层包括第二公共电极层（S107）；第一公共电极层和第二公共电极层分别与TFT基板的透光区域对应设置。通过上述方式，能够增大存储电容的容量，避免因增加存储电容的容量而造成的开口率下降的问题发生。

公开(公告)号：WO2017076274A1

公开(公告)日：2017-05-11

申请号：PCT/CN2016/104224

申请日：2016-11-01

Applicant: 京东方科技集团股份有限公司

Inventor： 张帅 ,  詹裕程

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336

CPC classification number: H01L27/1222 ,  H01L21/02112 ,  H01L21/02282 ,  H01L21/02318 ,  H01L27/12 ,  H01L27/1218 ,  H01L27/1248 ,  H01L27/1262 ,  H01L29/42384 ,  H01L29/513 ,  H01L29/6675 ,  H01L29/786 ,  H01L29/78603 ,  H01L29/78675 ,  H01L29/78678

Abstract: 公开了一种低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板和显示装置。该低温多晶硅薄膜晶体管包括：设置在衬底（100, 200）上的有源层（104, 210）、源极（118, 214）、漏极（120, 216）、栅极（110, 204）、位于有源层（104, 210）和栅极（110, 204）之间的栅极绝缘层（108, 206）、以及设置在有源层（104, 210）和栅极绝缘层（108, 206）之间的氧化石墨烯层（106, 208）。通过在有源层（104, 210）和栅极绝缘层（108, 206）之间设置氧化石墨烯层（106, 208），降低多晶硅有源层（104, 210）和栅极绝缘层（108, 206）之间界面粗糙度和界面缺陷态密度，并且不需要进行栅极绝缘层（108, 206）预清洗工艺。

公开(公告)号：WO2017070868A1

公开(公告)日：2017-05-04

申请号：PCT/CN2015/093109

申请日：2015-10-28

Applicant: 深圳市华星光电技术有限公司 ,  武汉华星光电技术有限公司

Inventor： 胡国仁

IPC: H01L21/336

CPC classification number: H01L27/1281 ,  G02F1/1368 ,  G02F2202/104 ,  H01L27/1222 ,  H01L27/3262 ,  H01L29/04 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/51 ,  H01L29/518 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L29/78633 ,  H01L29/78675 ,  H01L29/78678 ,  H01L29/78696

Abstract: 提供一种N型薄膜晶体管（TFT）的制作方法，通过对遮光层进行栅格状图案化处理来控制多晶硅层的不同区域形成结晶差异，使得多晶硅层不同区域的结晶晶粒大小不同，进而仅通过一次离子掺杂制程使得多晶硅不同区域在掺杂浓度相同的条件下由于晶粒大小不同而产生的电阻率不同，实现等同于轻掺杂漏区结构的效果，使TFT具有较低的漏电流和较高的可靠性；能够节省制成时间和制造成本，减小多晶硅层的损伤，缩短活化时间，有利于柔性显示器的制作。

公开(公告)号：WO2016206133A1

公开(公告)日：2016-12-29

申请号：PCT/CN2015/083648

申请日：2015-07-09

Applicant: 武汉华星光电技术有限公司

Inventor： 明星 ,  申智渊

IPC: G02F1/1362 ,  G02F1/1368

CPC classification number: G02F1/136286 ,  G02F1/13338 ,  G02F1/134336 ,  G02F1/136227 ,  G02F1/1368 ,  G02F2001/134354 ,  G02F2001/134372 ,  G02F2001/136295 ,  G02F2201/123 ,  G02F2202/104 ,  G06F3/0412 ,  G06F3/044 ,  G06F2203/04103 ,  H01L27/124 ,  H01L29/78678

Abstract: 一种像素结构（100），包括扫描线（110）、数据线（130）及像素区域（150），所述扫描线（110）沿水平方向平行间隔设置，所述数据线（130）沿垂直方向平行间隔设置，所述扫描线（110）与所述数据线（130）相互交叠形成所述像素区域（150），所述像素结构（100）还包括用于连接所述像素区域的连接电极（50），所述连接电极（50）包括第一连接层（51）和第二连接层（53），所述第一连接层（51）与所述扫描线（110）位于同一图层，并与所述扫描线（110）交叉设置，所述第一连接层（51）在与所述扫描线（110）的交叉处被隔断，所述第二连接层（53）与所述数据线（130）位于同一图层，并跨越所述扫描线（110）设置，所述第一连接层（51）在所述交叉处的两侧通过第一过孔（H1）与所述第二连接层（53）电性连接。还提供一种阵列基板（200）及显示装置。所述像素结构（100）可以简化所述阵列基板（200）的工艺流程。

公开(公告)号：WO2016170571A1

公开(公告)日：2016-10-27

申请号：PCT/JP2015/061991

申请日：2015-04-20

Applicant: 堺ディスプレイプロダクト株式会社

Inventor： 野寺　伸武 ,  石田　茂 ,  高倉　良平 ,  松島　吉明 ,  松本　隆夫

IPC: H01L21/336 ,  H01L21/20 ,  H01L29/786

CPC classification number: H01L27/1274 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02678 ,  H01L23/544 ,  H01L27/1229 ,  H01L27/1288 ,  H01L29/66765 ,  H01L29/786 ,  H01L29/78609 ,  H01L29/78618 ,  H01L29/78669 ,  H01L29/78678 ,  H01L2223/54426

Abstract: 基板の表面にゲート電極を形成し、ゲート電極が形成された基板の表面に絶縁膜を形成する。絶縁膜が形成された基板の表面に第１アモルファスシリコン層を形成する。第１アモルファスシリコン層の離隔した複数の所要箇所にエネルギービームを照射して当該所要箇所をポリシリコン層に変化させる。所要箇所それぞれは、ゲート電極の上側にあり、ソース・ドレイン間のチャネル領域である。　この際、前記第１アモルファスシリコン層であって、前記複数の所要箇所に関連付けられた他の箇所にもエネルギービームを照射してアブレーションさせて、該他の箇所に所要形状の除去部を形成する。　以降、ソース電極及びドレイン電極用の金属層が形成される際、凹部たる前記除去部の形状に倣う窪みが該金属層に形成される。従って、該窪みをアライメントマークとして利用し、チャネル領域の上側の適切な位置にソース電極及びドレイン電極を形成する。

Abstract translation: 在本发明中，在基板表面上形成栅电极，在形成栅电极的基板表面上形成绝缘膜。 在已经形成绝缘膜的基板表面上形成第一非晶硅层。 在第一非晶硅层中将能量束照射到彼此间隔开的多个所要求的位置，以将每个所需位置转变为多晶硅层。 每个所需的位置位于栅电极的上侧，并且用作源极和漏极之间的沟道区域。 这允许处于第一非晶硅层中并且与多个所需位置有关的其它部位也被能量束照射并烧蚀，以便在其它部位形成具有所需形状的清除部分。 此后，当形成用于源电极和漏电极的金属层时，遵循作为凹部的清除部分的形状，从而在金属层中形成凹陷。 因此，凹陷被用作对准标记，源电极和漏极形成在沟道区的上侧的适当位置。

公开(公告)号：WO2016157351A1

公开(公告)日：2016-10-06

申请号：PCT/JP2015/059860

申请日：2015-03-30

Applicant: 堺ディスプレイプロダクト株式会社

Inventor： 石田　茂 ,  野寺　伸武 ,  高倉　良平 ,  松島　吉明 ,  松本　隆夫 ,  小林　和樹 ,  桶谷　大亥

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78663 ,  H01L29/786 ,  H01L29/78669 ,  H01L29/78672 ,  H01L29/78678

Abstract: 　オフ電流を低減することができる薄膜トランジスタ及び該薄膜トランジスタを備える表示パネルを提供する。　薄膜トランジスタは、基板の表面に形成されたゲート電極と、ゲート電極の上側に形成された第１のアモルファスシリコン層と、第１のアモルファスシリコン層により分離され、所要の離隔寸法を有してゲート電極の上側に形成された複数のポリシリコン層と、複数のポリシリコン層及び第１のアモルファスシリコン層の上側に形成された第２のアモルファスシリコン層及びｎ＋シリコン層と、ｎ＋シリコン層上に形成されたソース電極及びドレイン電極とを備える。

Abstract translation: 提供了一种薄膜晶体管，其中截止电流减小，以及设置有薄膜晶体管的显示面板。 该薄膜晶体管设置有形成在基板表面上的栅电极; 形成在栅电极的上侧的第一非晶硅层; 多个多晶硅层通过在层之间具有第一非晶硅层而彼此分离，并且通过与栅电极分离所需的距离而形成在栅电极的上侧; 第二非晶硅层和n +硅层，形成在多晶硅层和第一非晶硅层的上侧; 以及形成在n +硅层上的源电极和漏电极。

公开(公告)号：WO2016112572A1

公开(公告)日：2016-07-21

申请号：PCT/CN2015/072643

申请日：2015-02-10

Applicant: 深圳市华星光电技术有限公司

Inventor： 胡宇彤

IPC: H01L33/08

CPC classification number: G02F1/1368 ,  G02F1/133514 ,  G02F1/13439 ,  G02F1/1362 ,  G02F1/136227 ,  G02F2001/136231 ,  G02F2201/123 ,  G02F2202/104 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/02667 ,  H01L21/0274 ,  H01L21/28008 ,  H01L21/32133 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1255 ,  H01L27/1274 ,  H01L29/458 ,  H01L29/66765 ,  H01L29/78618 ,  H01L29/78678 ,  H01L33/08

Abstract: 一种阵列基板的制作方法、阵列基板及显示面板，该方法包括：在基板上先后形成第一电极及栅电极；在基板上形成绝缘层，绝缘层覆盖栅电极及第一电极；在绝缘层上形成半导体层；在半导体层上形成介质层，并开设第一通孔、第二通孔及第三通孔；在介质层上形成源电极、漏电极和第二电极，源电极及漏电极分别通过第一通孔及第二通孔与半导体层连接，第二电极通过第三通孔与第一电极连接以形成存储电容；在介质层上形成透明的第三电极，第三电极与漏电极连接以形成像素电极。通过上述方式，能够在阵列基板的制作过程中减少光罩的使用数量，减少工艺流程，降低成本。

公开(公告)号：WO2015113368A1

公开(公告)日：2015-08-06

申请号：PCT/CN2014/080813

申请日：2014-06-26

Applicant: 京东方科技集团股份有限公司 ,  北京京东方光电科技有限公司

Inventor： 侯学成 ,  吴涛 ,  郭建

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L29/66765 ,  H01L21/3081 ,  H01L21/3083 ,  H01L21/32139 ,  H01L27/1288 ,  H01L29/41733 ,  H01L29/66969 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/7869

Abstract: 一种薄膜晶体管的制作方法及薄膜晶体管。在该制作方法中，形成源极（7）、漏极（8）和有源层（6）图形包括：在基板上依次形成覆盖整个基板的半导体层（10）和导电层（11）；分别在所述导电层（11）上待形成源极的区域和待形成漏极的区域形成第一光刻胶层（4）；至少在所述导电层（11）上待形成源极和漏极之间的间隙形成第二光刻胶层（5）；对形成有所述第一光刻胶层（4）、第二光刻胶层（5）、半导体层（10）和导电层（11）的基板进行刻蚀工艺形成有源层（6）、源极（7）和漏极（8）的图形。

公开(公告)号：WO2015067068A1

公开(公告)日：2015-05-14

申请号：PCT/CN2014/082349

申请日：2014-07-16

Applicant: 京东方科技集团股份有限公司

Inventor： 左岳平 ,  刘政

IPC: H01L27/12 ,  H01L29/786

CPC classification number: H01L27/124 ,  H01L27/1222 ,  H01L27/1262 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/78603 ,  H01L29/78675 ,  H01L29/78678

Abstract: 一种低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置，属于薄膜晶体管制造工艺领域。低温多晶硅薄膜晶体管阵列基板，包括有接触孔（180、181），所述阵列基板的源电极（170）、漏电极（171）通过所述接触孔（180、181）分别与有源层（13）连接，其中，所述接触孔（180、181）的底部设置有与所述有源层（13）连接的导电图形（120、121），上述阵列基板能够在接触孔（180、181）刻蚀完成后使得阵列基板的源电极（170）、漏电极（171）与有源层（13）形成良好的欧姆接触，保证显示装置的显示质量。

公开(公告)号：WO2014061273A1

公开(公告)日：2014-04-24

申请号：PCT/JP2013/006170

申请日：2013-10-17

Applicant: バイオセンサー株式会社

Inventor： 田村　光治 ,  木暮　恒男 ,  後藤　典雄 ,  武笠　幸一

IPC: G01N27/414 ,  H01L29/786 ,  H01L51/05

CPC classification number: G01N27/4146 ,  H01L27/1255 ,  H01L29/4908 ,  H01L29/78678 ,  H01L51/0545

Abstract: 　センサーは、板状の導電体または半導体からなる第１容量電極と、第１容量電極に電気的に接続された第１端子と、第１容量電極の一方の面に配置された第１絶縁膜と、第１絶縁膜を介して第１容量電極の一部と対向するように配置された、導電体または半導体からなる第２容量電極と、第２容量電極に電気的に接続された第２端子と、第１絶縁膜上に配置された可変抵抗素子と、第１容量電極の他方の面上に直接または第２絶縁膜を介して配置された反応部とを有する。可変抵抗素子は、第１絶縁膜上に配置された基体と、基体の一方の端部に接続された第３端子と、基体の他方の端部に接続された第４端子とを含む。

Abstract translation: 该传感器具有：包括板状导体或半导体的第一电容电极; 电连接到第一电容电极的第一端子; 设置在所述第一电容电极的一个表面的第一绝缘膜; 第二电容电极，其包括导体或半导体，并且以与第一电容电极的一部分相对的方式设置，其间具有第一绝缘膜; 电连接到所述第二电容电极的第二端子; 设置在所述第一绝缘膜上的可变电阻元件; 以及反应部分，以直接方式设置在第一电容电极的另一个表面上，或者在其间具有第二绝缘膜。 可变电阻元件包括：设置在第一绝缘膜上的基体; 连接到所述基体的一端的第三端子; 以及连接到所述基体的另一端的第四端子。