公开(公告)号：WO2014072855A1

公开(公告)日：2014-05-15

申请号：PCT/IB2013/059491

申请日：2013-10-21

Applicant: KONINKLIJKE PHILIPS N.V.

Inventor： GORISSEN, Paulus Mathias Hubertus Mechtildis Antonius ,  TOLHUIZEN, Ludovicus Marinus Gerardus Maria

IPC: G06F7/544

CPC classification number: H03M13/37 ,  G06F7/544 ,  G06F8/41 ,  G06F2207/7219 ,  H04L9/003 ,  H04L9/004 ,  H04L9/0631 ,  H04L2209/16

Abstract: A computing device is provide, configured to compute a function of one or more inputs, the device comprising a storage device storing one or more look-uptables used in the computation of said function, the look-up tables mapping input values to output values, the look-up table being constructed with respect to the first error correcting code, a second error correcting code, a first error threshold and a second error threshold, such that any two input values (112) that each differ at most a first error threshold number of bits from a same code word of the first error correcting code, are mapped to respective output values (131- 38) that each differ at most a second error threshold number of bits from a same code word of the second error correcting code, wherein the first error threshold is at least 1 and at most the error correcting capability (t1) of the first error correcting code, and the second error 10 threshold is at most the error correcting capability (t2) of the second error correcting code.

Abstract translation: 提供一种计算设备，被配置为计算一个或多个输入的功能，所述设备包括存储在所述功能的计算中使用的一个或多个看起来上升的存储设备，将输入值映射到输出值的查找表， 相对于第一纠错码，第二纠错码，第一误差阈值和第二误差阈值构造的查找表，使得每个最多不同于第一误差阈值的任何两个输入值（112） 来自第一纠错码的相同码字的比特数被映射到相应的输出值（131-38），每个输出值（131-38）从第二纠错码的相同码字最多不同于第二错误阈值比特数， 其中所述第一误差阈值为所述第一纠错码的纠错能力（t1）至少为1且最多，所述第二误差10阈值至多为所述第二误差公差的纠错能力（t2） 修正代码

公开(公告)号：WO2008056461A1

公开(公告)日：2008-05-15

申请号：PCT/JP2007/062293

申请日：2007-06-19

Applicant: 松下電器産業株式会社 ,  吉本 哲朗 ,  田中 崇之

Inventor： 吉本 哲朗 ,  田中 崇之

IPC: H04L9/10

CPC classification number: G06F21/75 ,  G06F7/38 ,  G06F9/30003 ,  G06F9/30007 ,  G06F9/3836 ,  G06F21/72 ,  G06F2207/7219 ,  G06F2207/7257 ,  H04L9/003 ,  H04L2209/08 ,  H04L2209/12

Abstract: 　ＣＰＵ（１０９）等からの暗号演算命令（１１１）の実行が終了したことを受けて、ＣＰＵ（１０９）等に成り代わって暗号制御回路（１０１）に対して偽装演算命令（１１３）を発行する偽装演算命令回路（１００）を備える。暗号演算命令（１１１）の実行が終了した後に、通常であれば停止しているメモリや演算器やレジスタ等の演算資源（１０３～１０８）を動作させることで電流を消費するため、暗号演算処理の終了や開始等のタイミングを消費電流の大小等で特定することが困難となる。偽装演算命令（１１３）は、あくまでＣＰＵ（１０９）等からの暗号演算命令（１１１）が発行されていない期間のみ発行されるので、暗号演算処理の性能を落とさない。

Abstract translation: 包括伪装计算指令电路（100），作为CPU（109）等的替代，响应于完成执行的操作而向密码控制电路（101）发出伪装计算指令（113） 来自CPU（109）等的加密计算指令（111）。 在完成密码计算指令（111）的执行之后，通常停止的诸如存储器，计算器，寄存器等的计算资源（103-108）被操作，导致当前的消耗。 因此，根据是否大的或小的电流消耗来确定加密计算过程的开始，结束等的定时是不同的。 然而，伪装计算指令（113）仅在没有从CPU（109）等发出加密计算指令（111）的情况下发出，从而密码计算的执行不降低。

公开(公告)号：WO2004070510A2

公开(公告)日：2004-08-19

申请号：PCT/IL2004/000116

申请日：2004-02-05

Applicant: DISCRETIX TECHNOLOGIES LTD. ,  GUERON, Shay ,  PARZANCHEVSKI, Ori ,  ZUK, Or

Inventor： GUERON, Shay ,  PARZANCHEVSKI, Ori ,  ZUK, Or

IPC: G06F

CPC classification number: G06F7/00 ,  G06F7/724 ,  G06F2207/7209 ,  G06F2207/7219 ,  G06F2207/7233 ,  H04L9/003 ,  H04L9/0631 ,  H04L2209/046

Abstract: Embodiments of the invention provide a method and a device for manipulating data by converting masked data in a first representation of a finite field into converted data in a second representation of the finite field, and manipulating the converted data to obtain manipulated masked data.

Abstract translation: 本发明的实施例提供了一种用于通过将有限域的第一表示中的掩蔽数据转换为有限域的第二表示中的转换数据来操纵数据并操纵转换的数据以获得操纵的掩蔽数据的方法和装置。

公开(公告)号：WO2004053662A3

公开(公告)日：2004-08-12

申请号：PCT/GB0304261

申请日：2003-10-06

Applicant: ADVANCED RISC MACH LTD ,  EVRARD CHRISTOPHE JUSTIN ,  PRUVOST JULIE-ANNE FRANCOISE M

Inventor： EVRARD CHRISTOPHE JUSTIN ,  PRUVOST JULIE-ANNE FRANCOISE M

IPC: G06F9/318 ,  G06F9/38 ,  G06F21/55 ,  G06F21/71 ,  G06F21/75 ,  G06F1/00

CPC classification number: G06F9/30058 ,  G06F9/30189 ,  G06F9/3842 ,  G06F9/3861 ,  G06F9/3867 ,  G06F9/3875 ,  G06F21/71 ,  G06F21/75 ,  G06F21/755 ,  G06F2207/7219 ,  G06F2221/2123

Abstract: Within a data processing systems supporting conditional write processing operations, a trash register is provided such that when non-write conditions are encountered a register write is made to the trash register rather than the data register specified by the conditional write operation. Thus the power signature associated with whether or not a register write does or does not occur is masked. The trash register activity may be programmable enabled and disabled by a configuration parameter stored within a system configuration register.

Abstract translation: 在支持条件写入处理操作的数据处理系统中，提供垃圾寄存器，使得当遇到非写入条件时，对垃圾寄存器进行寄存器写入，而不是由条件写入操作指定的数据寄存器。 因此，与寄存器写入是否发生相关联的功率签名被屏蔽。 垃圾寄存器活动可以通过存储在系统配置寄存器中的配置参数来编程启用和禁用。

公开(公告)号：WO2004053662A2

公开(公告)日：2004-06-24

申请号：PCT/GB2003/004261

申请日：2003-10-06

Applicant: ARM LIMITED ,  EVRARD, Christophe, Justin ,  PRUVOST, Julie-Anne, Françoise, Marie

Inventor： EVRARD, Christophe, Justin ,  PRUVOST, Julie-Anne, Françoise, Marie

IPC: G06F1/00

CPC classification number: G06F9/30058 ,  G06F9/30189 ,  G06F9/3842 ,  G06F9/3861 ,  G06F9/3867 ,  G06F9/3875 ,  G06F21/71 ,  G06F21/75 ,  G06F21/755 ,  G06F2207/7219 ,  G06F2221/2123

Abstract: Within a data processing systems supporting conditional write processing operations, a trash register is provided such that when non-write conditions are encountered a register write is made to the trash register rather than the data register specified by the conditional write operation. Thus the power signature associated with whether or not a register write does or does not occur is masked. The trash register activity may be programmable enabled and disabled by a configuration parameter stored within a system configuration register.

Abstract translation: 在支持有条件写入处理操作的数据处理系统内，提供垃圾寄存器，使得当遇到非写入条件时，寄存器写入垃圾寄存器，而不是由寄存器写入由垃圾寄存器指定的数据寄存器 有条件的写操作。 因此，与寄存器写入是否发生相关的功率签名被屏蔽。 垃圾寄存器活动可以通过存储在系统配置寄存器中的配置参数来编程启用和禁用。

公开(公告)号：WO02057905A1

公开(公告)日：2002-07-25

申请号：PCT/DE2002/000110

申请日：2002-01-16

IPC: G06F9/38 ,  G06F21/55 ,  G06F21/71 ,  G06F9/30

CPC classification number: G06F21/71 ,  G06F9/3836 ,  G06F9/3857 ,  G06F21/755 ,  G06F2207/7219

Abstract: The invention relates to a method for increasing the security of a CPU, which is characterized by using a pipeline that comprises a fetch stage (1), a decode stage (2), an execute stage (3) and a writeback stage (4), said writeback stage having at least one register (41) and at least one register (42). When the register (41) is used, the status of the CPU remains unchanged, while when the register (42) is used, the status of the CPU is changed. The inventive method is further characterized in that in the decode stage at least one randomly chosen code sequence is inserted as the dummy code sequence or filler, thereby making an attack by DPA more difficult.

Abstract translation: 在该方法中，管道包括一个装载台（1），一个解码级（2），执行级（3）和后存储级（4）被使用。 后部存储级具有至少一个寄存器（41），与其使用相关的是CPU的状态没有变化，和至少一个寄存器（42），其使用进行CPU的状态的变化相关联。 根据本发明，插入在解码级的至少一个随机选择的码序列作为占位符码或填充，所以通过DPA困难的攻击。

公开(公告)号：WO00049765A3

公开(公告)日：2002-02-28

申请号：PCT/FR2000/000130

申请日：2000-01-20

IPC: G06K19/07 ,  G06F21/55 ,  G09C1/00 ,  H04L9/06 ,  H04L9/10

CPC classification number: H04L9/0625 ,  G06F21/755 ,  G06F2207/7219 ,  H04L9/003 ,  H04L2209/08

Abstract: The invention concerns a countermeasure method in an electronic component using a secret key algorithm K on an input message M characterised in that the execution of an operation OPN or of a sequence of operations comprising manipulating bit by bit an input information D, to supply an output information OPN(D), comprises the following steps: drawing a random value, of one first random information U, of identical size as the input information D; calculating s second random information V, by performing an exclusive OR between the input information and the firs random information U; executing the operation OPN or the sequence of operations successively to the first input information U and to the second random information V, supplying respectively a first random result OPN(U) and a second random result OPN(V).

Abstract translation: 本发明涉及一种在输入消息M中使用秘密密钥算法K的电子部件中的对策方法，其特征在于执行操作OPN或操作序列，包括逐位地操作输入信息D，以提供输出 信息OPN（D）包括以下步骤：绘制与输入信息D相同尺寸的一个第一随机信息U的随机值; 通过执行输入信息和第一随机信息U之间的异或来计算第二随机信息V; 分别提供第一随机结果OPN（U）和第二随机结果OPN（V）给第一输入信息U和第二随机信息V执行操作OPN或操作序列。

公开(公告)号：WO01061916A2

公开(公告)日：2001-08-23

申请号：PCT/CA2001/000201

申请日：2001-02-19

IPC: G06F9/38 ,  G06K19/073 ,  G07F7/10 ,  H04L9/06

CPC classification number: H04L9/0625 ,  G06F2207/7219 ,  G06K19/07363 ,  G06Q20/341 ,  G07F7/082 ,  G07F7/1008 ,  H04L9/003

Abstract: New techniques for cracking sealed platforms have recently been discovered which observe power modulation during execution of a software encryption program on a computer processor. Particularly vulnerable to such simple power analysis and differential power analysis attacks are smart cards which employ Data Encryption Standard (DES) protection. The invention protects against such attacks by mapping data onto "Hamming-neutral" values, that is, bytes which have the same number of 1-values, so power signatures do not vary during execution. The Hamming-neutral values are assigned to each bit-string in a targeted data set, rather than in a bit-wise manner as known. This approach has a number of advantages: it is less demanding of system resources, it results in a larger number of encodings for an attacker to decipher, and it can be applied to various components including: addressing, indexing, stored data and input data. Many variations and improvements are also described.

Abstract translation: 最近已经发现用于破解密封平台的新技术，其在计算机处理器上执行软件加密程序期间观察功率调制。 特别容易受到这种简单功率分析和差分功率分析攻击的智能卡采用数据加密标准（DES）保护。 本发明通过将数据映射到“汉明中立”值，即具有相同数量的1值的字节，从而防止这种攻击，因此权力签名在执行期间不变化。 汉明中性值被分配给目标数据集中的每个位串，而不是以已知的逐位方式分配。 这种方法有很多优点：对系统资源的要求较低，导致攻击者解密的编码越来越多，可以应用于各种组件，包括：寻址，索引，存储数据和输入数据。 还描述了许多变化和改进。

公开(公告)号：WO01053930A2

公开(公告)日：2001-07-26

申请号：PCT/DE2001/000155

申请日：2001-01-16

IPC: G06F13/36 ,  G06F1/00 ,  G06F12/14 ,  G06F21/55 ,  G06F21/75 ,  G06K19/073 ,  G06F9/00

CPC classification number: G06K19/073 ,  G06F12/1408 ,  G06F21/75 ,  G06F21/755 ,  G06F2207/7219 ,  G06F2221/2123 ,  G06K19/07363

Abstract: The invention relates to a microprocessor system comprising a central control and processing unit (1), a bus (2) with a bus status line (21) and data/address lines (22), and comprising units (3, 4, 5) connected to the bus (2). When none of the units (3, 4, 5) are actuated by the control and processing unit (1), random data values (12) are transmitted to the data/address lines (22). This enables the profile of the current of the microprocessor system to be concealed with regard to the useful information to be transmitted via the bus (2).

Abstract translation: 微处理器装置包括中央控制和处理单元（1），具有总线状态线（21）的总线（2）以及连接到总线（2）的数据/地址线（22）和单元（3,4,5）。 如果控制和处理单元（1）不寻址单元（3,4,5）中的任何一个，则在数据/地址线（22）上发送随机数据值（12）。 结果，关于通过总线（2）传送的有效负载，微处理器装置的当前配置文件变得模糊不清。

公开(公告)号：WO01010077A1

公开(公告)日：2001-02-08

申请号：PCT/DE2000/002518

申请日：2000-07-31

IPC: G06F12/14 ,  H04L9/06

CPC classification number: H04L9/0625 ,  G06F12/1408 ,  G06F2207/7219 ,  H04L9/003 ,  H04L2209/08

Abstract: The invention relates to a method, in which the data to be encrypted is linked by a random number using an exclusive-OR operation prior to encryption. According to the invention, the encryption program is modified in such a way that the standard encryption text can be ultimately retrieved. The inventive method provides protection against the DPA (Differential Power Analysis) attack.

Abstract translation: 本发明描述了其中要加密的数据与随机数加密之前，经由异或运算被链接的方法。 这里，加密程序被修改，从而获得最终再次标准密码。 本发明的方法是针对所谓的DPA攻击的措施。