-
公开(公告)号：WO2012091544A1
公开(公告)日：2012-07-05
申请号：PCT/NL2010/050900
申请日：2010-12-31
IPC分类号： H03L7/091
CPC分类号： H03B21/00 , H03L7/16 , H03L2207/12 , H04B1/40 , H04B1/408
摘要： The invention relates to transceiver comprising a sub-sampling based frequency synthesizer with a sampling frequency f smp , configured to generate M different output signals 3 for use as a carrier signal for transmission and/or a signal with a channel frequency for reception. M is an integer greater than 4, each output signal has a corresponding predefined frequency. The predefined frequencies are within a frequency band with a predefined bandwidth CFR. CFR is greater than f smp . The frequency synthesizer comprises a frequency shift unit configured for shifting a version of the output signal over a predefined frequency shift f shift to obtain a frequency shifted signal which is supplied to a sampling unit of the sub-sampling based frequency synthesizer, wherein -f smp /2 f shift +f smp /2. The frequency shift unit is configured to use for the generation of each of the N different output signals a corresponding predefined frequency shift f shift .
摘要翻译： 本发明涉及收发器，其包括具有采样频率fsmp的基于子采样的频率合成器，被配置为产生用于传输的载波信号的M个不同的输出信号和/或具有用于接收的信道频率的信号。 M是大于4的整数，每个输出信号具有相应的预定频率。 预定义的频率在具有预定带宽CFR的频带内。 CFR大于fsmp。 频率合成器包括频移单元，其被配置为在预定义的频移fshift上移位输出信号的版本，以获得提供给基于子采样的频率合成器的采样单元的频移信号，其中-fsmp / 2 fshift + fsmp / 2。 频移单元被配置为用于产生相应的预定频移位移的N个不同输出信号中的每一个。
-
2.发明申请SCHALTUNGSANORDNUNG ZUR ERZEUGUNG VON EINE BREITBANDIGE FREQUENZRAMPE BILDENDEN HOCHFREQUENTEN AUSGANGSSIGNALEN 审中-公开电路，用于产生宽带频率斜坡侧高频输出入信号
公开(公告)号：WO2012031684A1
公开(公告)日：2012-03-15
申请号：PCT/EP2011/004209
申请日：2011-08-22
发明人： MUSCH, Thomas
CPC分类号： H03L7/185 , H03L7/235 , H03L2207/05 , H03L2207/12
摘要： Beschrieben und dargestellt ist eine Schaltungsanordnung zur Erzeugung von eine breitbandige Frequenzrampe bildenden hochfrequenten Ausgangssignalen, mit einem Referenzoszillator (1), einem Phasendetektor (2), einem Schleifenfilter (3), einem VC-Oszillator (4) zur Erzeugung der Ausgangssignale, einem Frequenzteiler (5), einem Abwärtsmischer (7) und einem Lokaloszillator (8) zur Erzeugung eines Lokaloszillatorsignals, wobei der Referenzoszillator (1), der Phasendetektor (2), das Schleifenfilter (3), der VC-Oszillator (4), der Frequenzteiler (5) und der Abwärtsmischer (7) zu einem Phasenregelkreis gehören, der Frequenzteiler (5) und der Abwärtsmischer (7) im Rückkoppelpfad des Phasenregelkreises liegen, der Abwärtsmischer (7) die Ausgangssignale und das Lokaloszillatorsignal mischt und die Frequenz des Ausgangssignals durch Variation des Teilungsverhältnisses des Frequenzteilers (5) einstellbar ist. Erfindungsgemäß wird mit Hilfe der einstellbaren Frequenz des Lokaloszillatorsignals die Kennlinie des Ausgangssignals verbessert.
摘要翻译： 描述和示出的电路装置，用于产生一个宽频带频率斜坡形成的高频输出信号，包括参考振荡器（1），相位检测器（2），环路滤波器（3），一个VC-振荡器（4），用于产生输出信号，分频器（ 5），一个下转换器（7）和用于产生本地振荡器信号，其中所述参考振荡器（1），相位检测器（2），环路滤波器（3）中，VC-振荡器（4），所述分频器的本地振荡器（8）（5 ）和下变频器（7）属于一个锁相环，分频器（5）和下变频器（7）是在锁相环的反馈路径，所述下混频器（7）通过改变所述分频比混合的输出信号和本地振荡器信号和所述输出信号的频率 可调分频器（5）。 根据本发明，通过使用本地振荡器信号的可变频率，输出信号的特性的提高。
-
3.发明申请SYNTHESIZER METHOD UTILIZING VARIABLE FREQUENCY COMB LINES AND FREQUENCY TOGGLING 审中-公开使用可变频率线路和频率组合的合成方法
公开(公告)号：WO2014018444A2
公开(公告)日：2014-01-30
申请号：PCT/US2013/051473
申请日：2013-07-22
IPC分类号： H03L7/16
CPC分类号： H03B21/025 , H03B2200/0054 , H03L7/16 , H03L2207/12
摘要： A variable frequency synthesizer and method of outputting the variable frequency is disclosed. The synthesizer comprises a first reference frequency, a direct digital synthesizer (DDS) receiving the first reference frequency and outputting a tuned frequency, a variable frequency comb generator receiving the tuned frequency and outputting a variable frequency comb comprised of a plurality of comb lines, a mixer receiving the variable frequency comb and a signal from an oscillator and outputting an intermediate frequency, a phase lock loop (PLL) receiving a second reference frequency and the intermediate frequency and outputting a phase lock signal, and the oscillator receiving the phase lock signal and outputting a variable synthesized frequency.
摘要翻译： 公开了一种可变频率合成器和输出可变频率的方法。 合成器包括第一参考频率，接收第一参考频率并输出调谐频率的直接数字合成器（DDS），接收调谐频率的可变频率梳发生器，并输出由多个梳状线组成的可变频率梳， 接收可变频梳和来自振荡器并输出中频的信号的混频器，接收第二参考频率和中频的锁相环（PLL）和输出锁相信号，并且振荡器接收锁相信号和 输出可变合成频率。
-
公开(公告)号：WO2014012180A1
公开(公告)日：2014-01-23
申请号：PCT/CA2013/050525
申请日：2013-07-08
CPC分类号： H03L7/20 , H03L7/185 , H03L2207/12
摘要： An apparatus and method for providing an output signal. The apparatus comprises an input for receiving a reference signal, an oscillator for providing an output signal, and an offset signal generator for frequency multiplying the reference signal to generate an offset signal that has a plurality of frequency products in a plurality of frequency bands. The apparatus further includes a mixer for mixing the offset signal with the output signal to produce a combined signal, an offset frequency selector for controllably selecting a frequency band of the offset signal, and a difference detector for detecting a difference between the reference signal and the combined signal and for providing a control signal to the oscillator based on the detected difference.
摘要翻译： 一种用于提供输出信号的装置和方法。 该装置包括用于接收参考信号的输入端，用于提供输出信号的振荡器和用于对参考信号进行倍频的偏移信号发生器，以产生在多个频带中具有多个频率乘积的偏移信号。 该装置还包括：混合器，用于将偏移信号与输出信号混合以产生组合信号;偏移频率选择器，用于可控地选择偏移信号的频带;以及差分检测器，用于检测参考信号和 并且用于基于检测到的差异向振荡器提供控制信号。
-
公开(公告)号：WO2007005475A1
公开(公告)日：2007-01-11
申请号：PCT/US2006/025213
申请日：2006-06-27
IPC分类号： H03L7/081
CPC分类号： H03L7/081 , H03L7/185 , H03L2207/12 , H04J3/076
摘要： The present invention provides a system, apparatus and method for recovering a client signal clock. The present invention is able to more effectively remove jitter within a clock signal by providing a phase shifting element in the feedback of a PLL system to compensate for sudden changes in an input reference clock. The PLL system provides flexible clock recovery so that it can accommodate various payload types because it extracts a client clock signal independent of a corresponding justification count number.
摘要翻译： 本发明提供一种用于恢复客户端信号时钟的系统，装置和方法。 通过在PLL系统的反馈中提供相移元件来补偿输入参考时钟的突然变化，本发明能够更有效地消除时钟信号内的抖动。 PLL系统提供灵活的时钟恢复，使得它可以适应各种有效载荷类型，因为它提取独立于对应对齐计数的客户端时钟信号。
-
公开(公告)号：WO2006083396A3
公开(公告)日：2006-11-02
申请号：PCT/US2005044839
申请日：2005-12-12
申请人： RF MICRO DEVICES INC
CPC分类号： H03L7/1976 , H03C3/0966 , H03L7/23 , H03L2207/12
摘要： A fractional-N offset phase locked loop (FN-OPLL) is provided. The N-OPLL includes a fractional divider, a phase detector, a loop filter, a voltage controlled oscillator (VCO), and feedback circuitry. Combiner circuitry (108) combines an initial fractional divide value and a modulation signal to provide a combined fractional divide value. Based on the combined fractional divide value, the fractional-N divider (96) divides a reference frequency and provides a divided reference frequency to the phase detector. The phase detector (98) compares a phase of the divided reference frequency to a phase of a feedback signal to provide a comparison signal. The comparison signal is filtered by the loop filter (100) to provide a control signal to the VCO, where the control signal controls a frequency of an output signal of the VCO. The output signal is processed by the feedback circuitry to provide the feedback signal to the phase detector.
摘要翻译： 提供了一个分数N偏移锁相环（FN-OPLL）。 N-OPLL包括分数分频器，相位检测器，环路滤波器，压控振荡器（VCO）和反馈电路。 组合器电路（108）组合初始分数除数值和调制信号以提供组合分数除数值。 基于组合分数除法，分数N分频器（96）划分参考频率，并向相位检测器提供分频参考频率。 相位检测器（98）将分频参考频率的相位与反馈信号的相位进行比较，以提供比较信号。 比较信号由环路滤波器（100）滤波，以向VCO提供控制信号，其中控制信号控制VCO的输出信号的频率。 输出信号由反馈电路处理，以将反馈信号提供给相位检测器。
-
公开(公告)号：WO2003026133A1
公开(公告)日：2003-03-27
申请号：PCT/IB2002/003610
申请日：2002-09-04
申请人： NOKIA CORPORATION , THOMPSON, Ian
发明人： THOMPSON, Ian
IPC分类号： H03L7/16
CPC分类号： H03L7/16 , H03L7/18 , H03L7/23 , H03L2207/12
摘要： There is disclosed a phase locked loop comprising: a phase frequency detector for receiving as a first input a reference signal and for generating a control signal; a voltage controlled oscillator for receiving the control signal and for generating a signal defining an output frequency, a feedback path connecting the output signal to a second input of the phase frequency detector; and a digital accumulator for generating the reference signal under the control of an accumulator reference clock. [Figure 3]
摘要翻译： 公开了一种锁相环，包括：相位频率检测器，用于接收参考信号作为第一输入并产生控制信号; 用于接收控制信号并产生限定输出频率的信号的压控振荡器，将输出信号连接到相位频率检测器的第二输入端的反馈路径; 以及用于在累加器参考时钟的控制下产生参考信号的数字累加器。 [图3]
-
公开(公告)号：WO0249203A3
公开(公告)日：2002-08-22
申请号：PCT/US0149093
申请日：2001-12-17
发明人： HO JOHN C , STONE CHARLES , MCCLELLAND THOMAS
CPC分类号： H03L7/1806 , H03B5/04 , H03B5/36 , H03B5/366 , H03C3/0975 , H03L1/02 , H03L2207/12
摘要： A precision oven-controlled crystal oscillator (10) uses an adjustment feedback signal that, when mixed with a reference signal from a stable reference oscillator (32), accurately controls the generation of an output signal from a voltage controlled crystal oscillator (38). An OCXO according to the invention has high stability and high accuracy. The digital OXCO can be manufactured at low cost, and is particularly beneficial for Code Division Multiple Access (CDMA) base station applications in cellular communication networks and the like.
摘要翻译： 精密烤箱控制晶体振荡器（10）使用调节反馈信号，当与来自稳定基准振荡器（32）的参考信号混合时，精确地控制来自压控晶体振荡器（38）的输出信号的产生。 根据本发明的OCXO具有高稳定性和高精度。 数字OXCO可以低成本地制造，并且对于蜂窝通信网络中的码分多址（CDMA）基站应用等是特别有益的。
-
公开(公告)号：WO2016150471A1
公开(公告)日：2016-09-29
申请号：PCT/EP2015/056002
申请日：2015-03-20
发明人： SJÖLAND, Henrik , EK, Staffan , PÅHLSSON, Tony
CPC分类号： H03L7/1976 , H03L7/0802 , H03L7/185 , H03L7/23 , H03L2207/12 , H04B7/0617
摘要： The programmable frequency control system presented herein provides frequency programmability and phase noise reduction for signals generated by a plurality of frequency programmable phase-locked loops (PLLs). In general, a modulated data stream input to each of the plurality of PLLs controls the frequency of the signal output by the PLLs. The solution presented herein reduces the phase noise by introducing a time shift to the modulated data stream applied to at least some of the PLLs so that at least some of the PLLs receive time-shifted versions of the modulated data stream relative to other PLLs. In so doing, the solution presented herein decorrelates the quantization noise generated by the plurality of frequency programmable PLLs.
摘要翻译： 本文提出的可编程频率控制系统为由多个频率可编程锁相环（PLL）产生的信号提供频率可编程性和相位降噪。 通常，输入到多个PLL中的每一个的调制数据流控制由PLL输出的信号的频率。 这里呈现的解决方案通过对施加到至少一些PLL的调制数据流引入时移来减少相位噪声，使得至少一些PLL相对于其他PLL接收调制数据流的时移版本。 在这样做时，本文中给出的解决方案消除了由多个频率可编程PLL产生的量化噪声。
-
公开(公告)号：WO2014018444A3
公开(公告)日：2015-07-16
申请号：PCT/US2013051473
申请日：2013-07-22
申请人： ASS UNIVERSITIES INC
发明人： SCOTT RICHARD D , BRISKEN WALTER F , LONG ROBERT E
CPC分类号： H03B21/025 , H03B2200/0054 , H03L7/16 , H03L2207/12
摘要： A variable frequency synthesizer and method of outputting the variable frequency is disclosed. The synthesizer comprises a first reference frequency, a direct digital synthesizer (DDS) receiving the first reference frequency and outputting a tuned frequency, a variable frequency comb generator receiving the tuned frequency and outputting a variable frequency comb comprised of a plurality of comb lines, a mixer receiving the variable frequency comb and a signal from an oscillator and outputting an intermediate frequency, a phase lock loop (PLL) receiving a second reference frequency and the intermediate frequency and outputting a phase lock signal, and the oscillator receiving the phase lock signal and outputting a variable synthesized frequency.
摘要翻译： 公开了一种可变频率合成器和输出可变频率的方法。 合成器包括第一参考频率，接收第一参考频率并输出调谐频率的直接数字合成器（DDS），接收调谐频率的可变频率梳发生器，并输出由多个梳状线组成的可变频率梳， 接收可变频梳和来自振荡器并输出中频的信号的混频器，接收第二参考频率和中频的锁相环（PLL）和输出锁相信号，并且振荡器接收锁相信号和 输出可变合成频率。
-
-
-
-
-
-
-
-
-
搜索结果
37 条记录 (耗时 0.009 秒)
