公开(公告)号：WO2016167283A1

公开(公告)日：2016-10-20

申请号：PCT/JP2016/061902

申请日：2016-04-13

申请人： 三菱電機株式会社

发明人： 山内　和久 ,  徳森　信浩 ,  宮坂　賢治 ,  藤原　崇史 ,  河村　昌樹

IPC分类号： H03L7/23 ,  H03L7/185 ,  H03L7/197

CPC分类号： H03L7/23 ,  H03L7/185 ,  H03L7/1974

摘要： 微調整用シンセサイザ１は、リファレンス整数分周器６、位相比較器７、ループフィルタ８、周波数可変発振器９、ミクサ４、バンドパスフィルタ１３および帰還路プログラマブル小数点分周器１２を有するフラクショナルフェーズロックループで構成され、粗調整用シンセサイザ２は、リファレンス整数分周器１４、位相比較器１５、ループフィルタ１６、周波数可変発振器１７、バンドパスフィルタ１９および帰還路プログラマブル整数分周器１８を有する整数型フェーズロックループで構成される。基準信号源３の出力は、微調整用シンセサイザ１および粗調整用シンセサイザ２の双方に並行して入力される。ミクサ４には、微調整用シンセサイザ１における周波数可変発振器９の出力と粗微調整用シンセサイザ２における周波数可変発振器１７の出力とが導かれ、微調整用シンセサイザ１の出力信号が出力端１１に導かれている。

摘要翻译： 微调合成器1包括具有参考整数除法器6，相位比较器7，环路滤波器8，可变频率振荡器9，混频器4，带通滤波器13和可编程的反馈路径的分数锁相环 十分分频器12.粗调合成器2包括具有参考整数除法器14的整数型锁相环，相位比较器15，环路滤波器16，可变频振荡器17，带通滤波器19和 反馈路径可编程整数分频器18.参考信号源3的输出与微调合成器1和粗调合成器2并行输入。微调合成器1中的可变频率振荡器9的输出和 粗调合成器2中的可变频率振荡器17的输出被引导到混频器4，并且来自微调合成器1的输出信号被引导到外部 终端11。

公开(公告)号：WO2016046023A1

公开(公告)日：2016-03-31

申请号：PCT/EP2015/071075

申请日：2015-09-15

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： BLUM, Manuel ,  KOMMA, Thomas ,  MANTEL, Mirjam ,  POEBL, Monika

IPC分类号： H02J17/00 ,  B60L11/18 ,  H01G7/00 ,  H03J3/18

CPC分类号： B60L11/18 ,  B60L11/182 ,  H01G7/00 ,  H02J17/00 ,  H03J3/18 ,  H03J2200/10 ,  H03L7/185 ,  Y02T10/7005 ,  Y02T10/7072 ,  Y02T90/122 ,  Y02T90/14

摘要： Die Erfindung betrifft eine Vorrichtung mit einstellbarem Kapazitätswert zum Abstimmen eines ersten schwingfähigen Systems (10), das zur Kopplung mit einem zweiten schwingfähigen System (20) mit nicht bekanntem, schwachen Kopplungsfaktor vorgesehen ist. Die Vorrichtung umfasst einen ersten Kondensator (C var ), dessen Kapazität abhängig von einer Spannung ist, und eine Gleichspannungsquelle (DC var ), deren an ihren Klemmen anliegende Spannung steuerbar ist, wobei die Serienschaltung aus der Gleichspannungsquelle (DC var ) und einem Entkoppelelement (L entk ) parallel zu den Klemmen des Kondensators geschaltet ist, um den ersten Kondensator (C var ) mit einer variablen Vorspannung zu beaufschlagen. Die an den Klemmen der Gleichspannungsquelle (DC var ) anliegende Spannung wird in Abhängigkeit einer Arbeitsfrequenz des ersten schwingfähigen Systems (10) eingestellt.

摘要翻译： 本发明涉及具有调谐第一振荡系统（10）的可调节的电容值，其提供了一种用于与具有未知的，弱耦合因子的第二振动系统（20）耦接的装置。 该设备包括第一电容器（CVAR），其电容取决于电压，和直流电压源（DCvar），（Lentk）施加到其端子的电压的电压与所述串联电路包括DC电压源（DCvar）和去耦元件并联可控 被连接到电容器的端子，以加压所述第一电容器（CVAR）具有可变偏置电压。 所述直流电压源（DCvar）的端子电压被调整取决于第一振荡系统（10）的操作频率施加。

公开(公告)号：WO2012130668A1

公开(公告)日：2012-10-04

申请号：PCT/EP2012/054922

申请日：2012-03-20

申请人： THALES ,  SIMON, Hervé

发明人： SIMON, Hervé

IPC分类号： H03L7/185

CPC分类号： H04L27/148 ,  H03D7/161 ,  H03L7/185 ,  H03L7/23 ,  H03L2207/06

摘要： Synthétiseur de fréquence (200), à faible bruit de phase, comportant, agencés en série, un premier mélangeur (201) recevant sur sa première entrée un signal de référence (S r ) à une fréquence de référence F r , un filtre de boucle (202) et un oscillateur contrôlé en tension (203) délivrant en sortie un signal hyperfréquence (S o ) à une deuxième fréquence F o asservie sur un multiple de ladite fréquence de référence F r , caractérisé en ce qu'il comporte en outre : des moyens (204) de multiplication de la fréquence F o dudit signal hyperfréquence (S o ) par un facteur N strictement supérieur à 1, des moyens (205, 207, OL k ) de correction de la fréquence (N.F o ) du signal de sortie desdits moyens (204) de multiplication configurés pour ramener cette fréquence (N.F o ) dans un intervalle [F omin , F omax ] dans lequel ladite fréquence de sortie F o varierait si ledit facteur de multiplication N était égal à 1, des moyens (208) de division de la fréquence F j du signal de sortie desdits moyens (205, 207, OL k ) de correction par un facteur égal au rapport attendu entre ladite fréquence F j et la fréquence de référence F r , lesdits moyens (208) de division de fréquence étant reliés en sortie à la seconde entrée du premier mélangeur (201).

摘要翻译： 本发明涉及一种低相位噪声频率合成器（200），包括串联布置的第一混频器（201），其在其第一输入处接收参考频率Fr的参考信号（Sr），环路滤波器 （202）和输出以所述参考频率Fr的倍数被控制的第二频率F 0的微波信号（So）的压控振荡器（203），其特征在于，所述合成器还包括：装置（204） ），用于将所述微波信号（So）的频率Fo乘以严格大于1的因子N; 用于校正由所述乘法装置输出的信号的频率（N.Fo）的装置（205,207，OLk），其被配置为将所述频率（N.Fo）限制在间隔[Fomin，Fomax] 其中如果所述乘法因子N等于1，则所述输出频率Fo将变化; 用于将由所述校正装置（205,207，OLk）输出的信号的频率Fj除以等于所述频率Fj和参考频率Fr之间的预期比例的因子的装置（208），所述分频装置（208） ）在其输出处连接到第一混合器（201）的第二输入端。

公开(公告)号：WO2012088088A3

公开(公告)日：2012-09-20

申请号：PCT/US2011066114

申请日：2011-12-20

申请人： TEXAS INSTRUMENTS INC ,  TEXAS INSTRUMENTS JAPAN ,  ZUCKERMAN LAWRENCE H

发明人： ZUCKERMAN LAWRENCE H

IPC分类号： H03D3/02 ,  H03D7/00

CPC分类号： H03L7/185

摘要： A method (1300) includes demodulating phase contamination in an input signal to generate a baseband signal ( 1306). The method also includes modulating the input signal based on the baseband signal to generate an output signal which has less phase contamination than the input signal (1308). The phase contamination may be demodulated using a phase demodulator or a frequency modulation (FM) detector. A portion of the input signal may be down-converted to a lower frequency, and the phase contamination in the down-converted portion of the input signal may be demodulated. Additional phase contamination in the output signal may be demodulated and used to regulate a level of the baseband signal used during modulation of the input signal (1312). The output signal may have less phase noise or period jitter than the input signal.

摘要翻译： 方法（1300）包括解调输入信号中的相位污染以产生基带信号（1306）。 该方法还包括基于基带信号调制输入信号以产生具有比输入信号少的相位污染的输出信号（1308）。 可以使用相位解调器或调频（FM）检波器对相位污染进行解调。 可以将输入信号的一部分下变频到较低频率，并且可以解调输入信号的下变频部分中的相位污染。 可以解调输出信号中的附加相位污染并用于调节在输入信号调制期间使用的基带信号的电平（1312）。 输出信号可能具有比输入信号更少的相位噪声或周期抖动。

公开(公告)号：WO2011061520A1

公开(公告)日：2011-05-26

申请号：PCT/GB2010/051558

申请日：2010-09-17

申请人： AEROFLEX INTERNATIONAL LIMITED ,  THOMAS, Neil Edwin

发明人： THOMAS, Neil Edwin

IPC分类号： H03L7/087 ,  H03L7/185 ,  H03L7/189 ,  H03L7/10

CPC分类号： H03L7/087 ,  H03L7/10 ,  H03L7/185 ,  H03L7/189 ,  H03L2207/06 ,  H03L2207/12

摘要： A phase locked loop (10) comprising: a tuneable oscillator (12); a mixer-based phase sensitive detector (18) to receive input signals from the tuneable oscillator (12) and a reference signal (20); a cycle slip detector (26) to receive input signals from the tuneable oscillator (12) and the reference signal (20), the cycle slip detector (26) being configured to generate an output signal when two consecutive pulses are present in one of its input signals without an intervening pulse in the other of its input signals; coarse tune signal means (32, 34) to receive the output signal generated by the cycle slip detector; and adding means (24) for adding a signal output by the coarse signal means (32, 34) to a signal output by the phase sensitive detector (18) to control the frequency of the tuneable oscillator (12).

摘要翻译： 一种锁相环（10），包括：可调谐振荡器（12）; 基于混频器的相位敏感检测器（18），用于接收来自可调谐振荡器（12）的输入信号和参考信号（20）; 循环滑移检测器（26），用于接收来自可调谐振荡器（12）和参考信号（20）的输入信号，周期滑移检测器（26）被配置为当两个连续脉冲存在于其中的一个时产生输出信号 在其输入信号中没有中间脉冲的输入信号; 粗调信号装置（32,34），用于接收由循环滑移检测器产生的输出信号; 和加法装置（24），用于将由粗信号装置输出的信号（32,34）加到由相敏检测器（18）输出的信号上，以控制可调谐振荡器（12）的频率。

公开(公告)号：WO2007114054A9

公开(公告)日：2008-02-21

申请号：PCT/JP2007055774

申请日：2007-03-14

申请人： NIHON DEMPA KOGYO CO ,  KOBATA TSUKASA ,  SHIOBARA TSUYOSHI ,  AKAIKE KAZUO ,  TSUKAMOTO NOBUO

发明人： KOBATA TSUKASA ,  SHIOBARA TSUYOSHI ,  AKAIKE KAZUO ,  TSUKAMOTO NOBUO

IPC分类号： H03L7/18 ,  H03L7/107

CPC分类号： H03L7/18 ,  H03L7/085 ,  H03L7/091 ,  H03L7/10 ,  H03L7/185 ,  H03L7/187 ,  H03L2207/06 ,  H03L2207/12

摘要： A frequency synthesizer enabling fine setting of frequency in a wide band according to a new principle and having a wide frequency acquisition range. By using specific solving means, the sinusoidal signal of output frequency of a voltage-controlled oscillating section is subjected to quadrature detection, a vector rotating at a frequency (rotation speed) which is the difference between the output frequency and the frequency of the frequency signal used for the detection is created, the frequency of the vector of when the output frequency becomes a set value is computed in advance, a voltage signal corresponding to the difference between the vector frequency and the computed frequency is fed back to the voltage-controlled oscillating section when the voltage-controlled oscillating section is driven so as to make the difference zero, thereby forming a PLL. Therefore, when the PLL is locked, the output frequency is adjusted to a set frequency. After the PLL is locked and if the difference between the output frequency and the set frequency becomes large, the set value is integrated by an integrating circuit section and the integral is added to the control voltage.

摘要翻译： 一种频率合成器，能够根据新的原理精细设置宽频带的频率，并且具有宽的频率采集范围。 通过使用具体的解决方法，对压控振荡部分的输出频率的正弦信号进行正交检测，以频率（转速）旋转的矢量作为频率信号的输出频率和频率之间的差 用于检测的情况下，预先计算输出频率成为设定值时的矢量的频率，将与矢量频率和计算出的频率之间的差对应的电压信号反馈到电压振荡 当压控振荡部分被驱动以使差值为零时，形成PLL。 因此，当PLL被锁定时，输出频率被调整到设定的频率。 PLL锁定后，如果输出频率和设定频率之间的差异变大，则设定值由积分电路部分积分，积分加到控制电压上。

公开(公告)号：WO2005112266A1

公开(公告)日：2005-11-24

申请号：PCT/EP2005/051373

申请日：2005-03-24

申请人： SIEMENS AKTIENGESELLSCHAFT ,  WILHELM, Hartmut

发明人： WILHELM, Hartmut

IPC分类号： H03L7/185

CPC分类号： H03L7/185 ,  H03L7/16 ,  H03L2207/12 ,  H04L27/00

摘要： Offenbart ist eine Vorrichtung zum Erzeugen einer Schwingung mit veränderlicher Frequenz mit einem variablen Frequenzteiler (VFD) umfassend einen ersten Eingang zum Eingeben einer Bezugsfrequenz (f RF ), einen zweiten Eingang zum Eingeben eines Steuersignals (N) zum Festlegen des Teilungsverhältnisses von der Bezugsfrequenz zu einer Ausgangsfrequenz (f IF' ), und einen Ausgang zum Ausgeben der Ausgangsfrequenz. Ferner umfasst die Vorrichtung eine Regelschleife mit einem Vorwärtszweig umfassend eine Einrichtung (VCO) zum Erzeugen einer Schwingung mit einer ersten Frequenz (f RF ), um daraus die Schwingung mit veränderlicher Frequenz abzuleiten, einem Rückführungszweig umfassend eine Einrichtung zur Frequenzumsetzung (MI), um die Schwingung mit veränderlicher Frequenz auf eine Schwingung mit zweiter Frequenz (f IF ) umzusetzen, und einer Einrichtung (PFD) zum Phasen- und/oder Frequenzvergleich umfassend einen ersten Eingang zum Eingeben der Schwingung mit zweiter Frequenz, einen zweiten Eingang zum Eingeben der Ausgangsfrequenz, und einen Ausgang, der den Anfang des Vorwärtszweigs bildet und dafür ausgelegt ist, ein Regelsignal (SR) für die Einrichtung zum Erzeugen der Schwingung mit erster Frequenz auszugeben.

摘要翻译： 公开的是用于产生具有可变频率的振荡与一个可变分频器（VFD），其包括用于输入参考频率（f RF）的第一输入端，用于参考频率的分频比设定为输出频率输入控制信号（N）的第二输入的装置 （F IF“），以及用于输出所述输出频率的输出。 此外，该装置包括，包括具有前向路径包括用于产生具有第一频率（f RF）的振动装置（VCO）的控制环路以导出具有可变频率振荡，包括用于频率转换（MI）的装置，以所述振动的反馈路径 可变频率与第二频率（f IF）的实施，以及用于相位和/或频率比较包括用于输入具有第二频率，用于输入输出频率的第二输入的振荡的第一输入装置（PFD），和一个输出的振动 形成正向臂的开始和适于用于产生具有第一频率的振荡输出的装置的控制信号（SR）。

公开(公告)号：WO2004079912A1

公开(公告)日：2004-09-16

申请号：PCT/NZ2004/000043

申请日：2004-03-04

申请人： TAIT ELECTRONICS LIMITED ,  SIDDALL, William, Mark

发明人： SIDDALL, William, Mark

IPC分类号： H03L7/06

CPC分类号： H03C3/0983 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0975 ,  H03L7/185 ,  H03L2207/50

摘要： A control loop (10) for producing an output signal with a stable nominal frequency is provided. The control loop includes inputs for reference (11) and oscillator (25) output signals, a beat frequency generator (12) for producing a signal with a frequency that is the difference between the oscillator and reference signal frequencies, an ADC (14) to convert the beat frequency to a digital beat frequency signal, an estimator (17) for estimating the frequency or phase of the beat signal, an adder (18) for combining an offset and modulation signal and the estimated frequency or phase of the beat signal into an added signal, and a DAC (23) for generating an analogue control signal for controlling the oscillator output frequency.

摘要翻译： 提供了用于产生具有稳定标称频率的输出信号的控制回路（10）。 控制回路包括用于参考（11）和振荡器（25）输出信号的输入，用于产生具有作为振荡器和参考信号频率之间的差的频率的信号的拍频产生器（12），ADC（14）至 将拍频转换为数字拍频信号，用于估计拍频信号的频率或相位的估计器（17），用于将偏移和调制信号与估计的拍频信号的频率或相位组合的加法器（18） 一个附加的信号，以及一个用于产生用于控制振荡器输出频率的模拟控制信号的DAC（23）。

公开(公告)号：WO2004006437A1

公开(公告)日：2004-01-15

申请号：PCT/NL2002/000436

申请日：2002-07-03

申请人： TELEFONAKTIEBOLAGET L.M. ERICSSON ,  EIKENBROEK, Johannes, Wilhelmus, Theodorus

发明人： EIKENBROEK, Johannes, Wilhelmus, Theodorus

IPC分类号： H03L7/093

CPC分类号： H03L7/183 ,  H03L7/093 ,  H03L7/18 ,  H03L7/185 ,  H03L7/1974 ,  H03L7/1976

摘要： A phase locked loop (PLL) circuit (1) comprising a loop input (11); a phase detector section (2) for detecting a phase difference between an input signal and a reference signal. The phase detector section (2) has a detector input connected to the loop input, a reference input and a detector output for outputting a signal related to the phase difference. A controlled oscillator (4) is connected with an input to the detector output and an oscillator output is connected to a loop output (12). The PLL has a feedback circuit which connects the oscillator output to the reference input, wherein the feedback circuit includes a device (7;71-74) having a transfer function with at least one zero.

摘要翻译： 一种包括环路输入（11）的锁相环（PLL）电路（1）; 用于检测输入信号和参考信号之间的相位差的相位检测器部分（2）。 相位检测器部分（2）具有连接到环路输入的检测器输入，参考输入和用于输出与相位差有关的信号的检测器输出。 受控振荡器（4）与检测器输出的输入端相连，振荡器输出端连接到环路输出端（12）。 PLL具有将振荡器输出连接到参考输入的反馈电路，其中反馈电路包括具有至少一个零的传递函数的装置（7; 71-74）。

公开(公告)号：WO1981001782A1

公开(公告)日：1981-06-25

申请号：PCT/US1980001594

申请日：1980-12-01

申请人： GENERAL ELECTRIC CO

发明人： GENERAL ELECTRIC CO ,  HUGHES W ,  HACKERT W

IPC分类号： H03L07/10

CPC分类号： H03L7/185 ,  H03L7/10 ,  H03L7/14 ,  Y10S331/02

摘要： A phase-locked loop circuit, having an oscillator (15) controlled by a voltage (VO') related to phase difference between a reference signal (fL) and a loop signal (fL'), is stabilized by a crystal oscillator (18). The voltage controlled oscillator signal (f1) is frequency-substracted from the crystal oscillator signal frequency (fx) to provide an input signal (fS) to a frequency-arithmetic synthesizer (21) which provides the loop signal (fL') to the phase detector (12) for comparison with the coming reference signal. Use of a frequency-adder circuit between the voltage controlled oscillator (15) and the frequency-subtractor (16) and receiving an addition frequency derived from the frequency-arithmetic synthesizing circuit (21) is utilized to decrease the loop gain and provide enhanced characteristics.