-
公开(公告)号：WO2019091444A1
公开(公告)日：2019-05-16
申请号：PCT/CN2018/114712
申请日：2018-11-09
Applicant: 华为技术有限公司
IPC: H04L1/00
Abstract: 本申请提供了一种交织方法，能够在不增加交织复杂度的情况下，提升纠错性能。该方法包括：获取第一比特序列，所述第一比特序列包括N个比特；根据至少一个读取间隔从所述第一比特序列中读取比特，得到L个比特集合，每个比特集合中包括所述第一比特序列中的至少一个比特，任意两个比特集合中包括的比特在所述第一比特序列中的索引不同，所述L个比特集合中比特数目之和等于所述N，其中，N≥2，L≥2，且N和L为整数；根据所述L个比特集合，得到第二比特序列；发送所述第二比特序列。
-
公开(公告)号：WO2018149354A1
公开(公告)日：2018-08-23
申请号：PCT/CN2018/075719
申请日：2018-02-08
Applicant: 中兴通讯股份有限公司
IPC: H03M13/13
Abstract: 本发明实施例公开了一种极化码的编码方法、编码装置及设备，本发明实施例提供的技术方案中，利用生成矩阵G C 对长度为K比特的输入比特序列编码得到长度为C比特的码字比特序列，极大简化了编码过程，从而减小了编码耗时。本发明实施例公开一种计算机可读存储介质。
-
公开(公告)号：WO2018052659A1
公开(公告)日：2018-03-22
申请号：PCT/US2017/047767
申请日：2017-08-21
Applicant: QUALCOMM INCORPORATED
Inventor： MANOLAKOS, Alexandros , SANKAR, Hari , ANG, Peter , MUKKAVILLI, Krishna , SORIAGA, Joseph Binamira , JI, Tingfang , GOROKHOV, Alexei Yurievitch , GAAL, Peter
CPC classification number: H04L1/0071 , H03M13/27 , H03M13/2707 , H03M13/2757 , H03M13/2789 , H04B1/02 , H04L1/0057 , H04L1/0067 , H04L5/0007
Abstract: The present disclosure provides techniques for performing bit-level interleaving for orthogonal frequency-divisional multiplexing (OFDM) symbols across a plurality of code blocks. In some aspects, a transmitting device may dynamically switch between bit-level interleaving and tone-level interleaving for each OFDM symbol based on factors such as number of bits that are carried in each tone, size of each code block, the processing time requirements of the transmitting device and/or the receiving device, or the transmitting device preference.
Abstract translation: 本公开提供了用于跨多个码块执行正交频分复用（OFDM）码元的比特级交织的技术。 在一些方面，发射设备可以基于诸如每个音调中携带的比特数量，每个码块的大小，处理时间要求等等的因素为每个OFDM码元在比特级交织和音调电平交织之间动态地切换 发送设备和/或接收设备，或发送设备偏好。
-
公开(公告)号：WO2017082060A1
公开(公告)日：2017-05-18
申请号：PCT/JP2016/081808
申请日：2016-10-27
Applicant: ソニー株式会社
Inventor： 山本 真紀子
Abstract: 本技術は、インターリーブにおいて、より確実に有効なアドレスの生成を行うことができるようにするデータ処理装置、及び、データ処理方法に関する。 データ処理装置において、周波数インターリーブを行う周波数インターリーバは、ランダムなビット列を生成する第１の擬似乱数発生部により生成される第１のビット列と、ランダムなビット列を生成する第２の擬似乱数発生部により生成される第２のビット列と、0であるビットと1であるビットとを交互に生成するビット生成部により生成する追加ビットとを演算して、ランダムなビット列からなる書き込みアドレス又は読み出しアドレスを生成する際に、当該ランダムなビット列における最上位ビットとして、0であるビットと1であるビットとが交互に繰り返されるようにする。本技術は、例えば、周波数インターリーブを行う周波数インターリーバに適用することができる。
Abstract translation: 本技术涉及用于在交织中更有效地生成有效地址的数据处理装置和数据处理方法。 在数据处理装置中，频率交织器，其执行频率交织，用于产生随机比特序列，用于产生随机位序列中的第二伪随机数产生器由第一伪随机数生成器生成的第一比特序列 并且由位生成器生成的附加位交替地生成0和1的位以生成由随机位串组成的写地址或读地址 在生成时，0位和1位交替地重复为随机位串中的最高有效位。 本技术可以应用于例如执行频率交织的频率交织器。
-
公开(公告)号：WO2016185911A1
公开(公告)日：2016-11-24
申请号：PCT/JP2016/063619
申请日：2016-05-06
Applicant: ソニーセミコンダクタソリューションズ株式会社
CPC classification number: H03M13/2792 , H03M13/1148 , H03M13/19 , H03M13/27 , H03M13/616
Abstract: 本技術は、DVB-Like LDPC符号とETRI形式LDPC符号に対応することができるようにする符号化装置及び符号化方法に関する。 符号化装置は、第１の検査行列を用いて、所定の情報語のLDPC符号を生成する第１LDPC符号化部と、前記LDPC符号のパリティビットをインターリーブする第１パリティインターリーブ部と、前記パリティビットがインターリーブされた前記LDPC符号に対して、第２の検査行列を用いて、ETRI形式LDPC符号を生成する第２LDPC符号化部とを備える。本技術は、例えば、符号化装置等に適用できる。
Abstract translation: 本技术涉及一种能够支持DVB-like LDPC码和ETRI格式的LDPC码的编码方法和编码装置。 编码装置具有：第一LDPC编码部，其通过使用第一校验矩阵来生成预定信息字的LDPC码; 第一奇偶交织单元，用于交织LDPC码的奇偶校验位; 以及第二LDPC编码单元，用于通过使用第二校验矩阵从奇偶校验位已被交织的LDPC码产生ETRI格式的LDPC码。 本技术可以应用于例如编码装置等。
-
Patent Agency Ranking
公开(公告)号：WO2016170832A1
公开(公告)日：2016-10-27
申请号：PCT/JP2016/054847
申请日：2016-02-19
Applicant: 株式会社日立国際電気
CPC classification number: H03M13/2796 , H01Q1/00 , H03M13/015 , H03M13/27 , H03M13/45 , H04L1/00 , H04L1/005
Abstract: 受信装置は、シンボルインタリーブを行うブロックを跨ってビットの順序入れ替え（第１インタリーブ）が行われた無線信号の復調処理を事前情報を用いて行い第１ビット情報を出力する復調器と、第１ビット情報に対し、第１インタリーブで入れ替えられたビットの順序を元に戻すデインタリーブを行い第２ビット情報を出力するデインタリーバと、第２ビット情報を復号して第３ビット情報を出力する復号器と、第３ビット情報に対し第１インタリーブを行い第４ビット情報を出力するインタリーバとを備え、第４ビット情報を事前情報として復調器へ入力し繰り返し復号処理を行う際に、繰り返し復号処理の結果取得対象ブロックの、少なくとも前後のブロックのビット情報を用いる。
Abstract translation: 接收机具有：解调器，用于使用提前信息执行无线信号解调处理，其中在执行符号交织的块之间执行比特序列重排（第一交织），并输出第一比特信息; 解交织器，用于对所述第一比特信息执行解交织，以将在所述第一交织中重新排列的比特的序列返回到所述原始状态，并输出第二比特信息; 解码器，用于解码第二位信息并输出第三位信息; 以及交织器，用于对第三比特信息执行第一交织并输出第四比特信息。 当将第四比特信息作为提前信息输入到解调器中时，使用作为迭代解码处理的结果的要获取的一些块的至少前一个和后面的块的比特信息，并且迭代解码 进行处理。
-
7.发明申请
公开(公告)号：WO2016137254A1
公开(公告)日：2016-09-01
申请号：PCT/KR2016/001878
申请日：2016-02-25
Applicant: 한국전자통신연구원
Abstract: 가변 길이 시그널링 정보를 위한 패리티 인터리빙 장치 및 방법이 개시된다. 본 발명의 일실시예에 따른 패리티 인터리빙 장치는, 길이가 16200이고 부호율이 3/15인 LDPC 부호어의 패리티 비트들을 복수개의 그룹들로 분할하고, 그룹-와이즈 인터리빙 오더를 이용하여 상기 그룹들을 그룹-와이즈 인터리빙하여 패리티 펑처링을 위한 패리티 비트열을 생성하는 프로세서; 및 상기 패리티 펑처링을 위한 패리티 비트열을 패리티 펑처링부로 제공하는 메모리를 포함한다.
Abstract translation: 公开了一种用于可变长度信令信息的奇偶交织装置和方法。 根据本发明的实施例的奇偶校验交织装置包括：处理器，用于将具有16200长度和码率3/15的LDPC码字的奇偶校验位分成多个组，并进行组间交织 使用分组交织顺序来生成用于奇偶校验穿孔的奇偶校验位序列; 以及用于向奇偶校验穿孔单元提供用于奇偶校验穿孔的奇偶校验位序列的存储器。
-
8.发明申请
公开(公告)号：WO2016137204A1
公开(公告)日：2016-09-01
申请号：PCT/KR2016/001757
申请日：2016-02-23
Applicant: 한국전자통신연구원
Abstract: 고정 길이 시그널링 정보를 위한 패리티 인터리빙 장치 및 방법이 개시된다. 본 발명의 일실시예에 따른 패리티 인터리빙 장치는, 길이가 16200이고 부호율이 3/15인 LDPC 부호어의 패리티 비트들을 복수개의 그룹들로 분할하고, 그룹-와이즈 인터리빙 오더를 이용하여 상기 그룹들을 그룹-와이즈 인터리빙하여 패리티 펑처링을 위한 패리티 비트열을 생성하는 프로세서; 및 상기 패리티 펑처링을 위한 패리티 비트열을 패리티 펑처링부로 제공하는 메모리를 포함한다.
Abstract translation: 公开了一种用于固定长度信令信息的奇偶交织装置和方法。 根据本发明的一个实施例的奇偶校验交织装置包括：处理器，将具有16200的长度和3/15的码率的LDPC码字的奇偶校验位分成多个组，并产生奇偶校验 用于通过使用分组交织顺序对组进行分组交织来进行奇偶校验穿孔的位串; 以及用于向奇偶校验穿孔单元提供用于奇偶校验穿孔的奇偶校验位串的存储器。
-
公开(公告)号：WO2016051687A1
公开(公告)日：2016-04-07
申请号：PCT/JP2015/004609
申请日：2015-09-10
Applicant: パナソニック株式会社
Inventor： クレネル ペテル
IPC: H03M13/27
CPC classification number: H03M13/27
Abstract: 時間インタリーバに含まれる畳み込みインタリービングを行う畳み込みインタリーバは、畳み込みインタリーバの入力の接続先を複数のブランチのうちの何れかのブランチの一端に切り換える第１のスイッチと、複数のブランチのうちの一つのブランチを除く一部のブランチに設けられ、当該一部のブランチ間で互いに個数が異なる、ＦＩＦＯメモリと、畳み込みインタリーバの出力の接続先を、複数のブランチのうちの何れかのブランチの他端に切り換える第２のスイッチと、を備え、第１及び第２のスイッチは１フレーム当たりの符号語の数に等しい複数のセルが通過した場合に前記接続先を切り替え、この接続先の切り替えは接続先のブランチを複数のブランチを順番に且つ繰り返すことによって行う。
Abstract translation: 包括在时间交织器中并执行卷积交织的卷积交织器包括：第一开关，用于将卷积交织器的输入的连接目的地切换到多个分支中的任何一个的末尾; FIFO存储器设置在除了一个分支之外的多个分支中的一些分支中，使得FIFO存储器的数量在所述多个分支中的所述一些分支之间不同; 以及第二开关，用于将所述卷积交织器的输出的连接目的地切换到所述多个分支中的所述任何一个的另一端。 当多个小区的数量等于每帧的码字数量时，第一和第二交换机以这样的方式切换所述连接目的地，即通过重复多个 依次分支
-
公开(公告)号：WO2015170819A1
公开(公告)日：2015-11-12
申请号：PCT/KR2015/001832
申请日：2015-02-25
Applicant: 한국전자통신연구원
Abstract: 레이어드 디비전 멀티플렉싱을 이용한 신호 멀티플렉싱 장치 및 방법이 개시된다. 본 발명의 일실시예에 따른 신호 멀티플렉싱 방법은 코어 레이어 신호 및 인핸스드 레이어 신호를 서로 다른 파워 레벨로 결합(combine)하여 멀티플렉싱된 신호를 생성하는 결합기; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추는 파워 노멀라이저; 및 상기 코어 레이어 신호 및 상기 인핸스드 레이어 신호에 함께 적용되는 인터리빙을 수행하는 타임 인터리버를 포함한다.
Abstract translation: 公开了一种使用分层复用和信号复用方法的信号复用装置。 根据本发明的一个实施例的信号复用方法包括：组合器，用于通过组合核心层信号和不同功率电平的增强层信号来产生多路复用信号; 功率归一化器，用于将多路复用信号的功率电平降低到与芯层信号的功率电平相对应的功率电平; 以及用于执行应用于核心层信号和增强层信号两者的交织的时间交织器。
-
-
-
-
-
-
-
-
-
Search Results
322
records
(took 0.03 seconds)
