发明公开
CN112564673A 一种时钟占空比调整电路
审中-实审
- 专利标题： 一种时钟占空比调整电路
-
申请号： CN202011476192.5申请日： 2020-12-14
-
公开(公告)号： CN112564673A公开(公告)日： 2021-03-26
- 发明人: 陈雷 , 李智 , 李学武 , 孙华波 , 张健 , 林彦君 , 王科迪 , 杨铭谦 , 付勇 , 杨佳奇 , 单程奕 , 吕小龙 , 陈宇峥
- 申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
- 申请人地址： 北京市丰台区东高地四营门北路2号;
- 专利权人： 北京时代民芯科技有限公司,北京微电子技术研究所
- 当前专利权人： 北京时代民芯科技有限公司,北京微电子技术研究所
- 当前专利权人地址： 北京市丰台区东高地四营门北路2号;
- 代理机构： 中国航天科技专利中心
- 代理商 李晶尧
- 主分类号： H03K3/017
- IPC分类号： H03K3/017
摘要：
本发明涉及一种时钟占空比调整电路，属于FPGA内部时钟网络设计领域；包括缓冲器B100、2个粗调电路B110和细调电路B120；采用粗调电路与细调电路结合的方式使本发明有较大的调整范围，可以对更加恶劣的初始时钟信号进行调整；时钟占空比调整电路专为应用于FPGA器件设计，与其它的DCC电路相比，其具有更大的占空比调整范围，可以对非常恶劣的时钟(占空比小于20％或大于80％)进行调整。
公开/授权文献
- CN112564673B 一种时钟占空比调整电路 公开/授权日：2023-08-29
IPC分类:
