-
公开(公告)号：CN108538807A
公开(公告)日：2018-09-14
申请号：CN201710117402.3
申请日：2017-03-01
IPC分类号： H01L23/522 , G11C5/06
摘要： 本发明提供一种存储器，包括：半导体衬底；位线层，位于所述半导体衬底上，所述位线层内排布有位线；屏蔽层，位于所述位线层上，所述屏蔽层内设置有导电的屏蔽结构，所述屏蔽结构接地；字线层，位于所述屏蔽层上，所述字线层内排布有字线。本发明中存储器的写干扰较小。
-
公开(公告)号：CN114695554A
公开(公告)日：2022-07-01
申请号：CN202011642925.8
申请日：2020-12-30
IPC分类号： H01L29/78 , H01L29/423 , H01L29/08 , H01L21/336
摘要： 一种半导体结构及其形成方法，包括：衬底，所述衬底上具有第一鳍部和第二鳍部；位于衬底上的若干第一栅极结构，第一栅极结构的侧壁上具有第一侧墙结构，第一侧墙结构沿具有第二尺寸；位于衬底上的若干第二栅极结构，第二栅极结构的侧壁上具有第二侧墙结构，第二侧墙结构沿具有第四尺寸，第四尺寸小于第二尺寸。通过增大第一侧墙结构的第二尺寸覆盖第一鳍部，使得形成的第一源漏开口的尺寸减小。当第二源漏开口内的源漏掺杂层填满时，形成在第一源漏开口内的源漏掺杂层能够填充更多的空间，减小了第一源漏开口内的源漏掺杂层在中间位置出现的凹陷，降低导电层穿透源漏掺杂层的中间部分的风险，进而提升最终形成的半导体结构的性能。
-
公开(公告)号：CN110350031B
公开(公告)日：2022-09-13
申请号：CN201810283071.5
申请日：2018-04-02
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明提供了一种LDMOS器件，包括漏极、漂移区、场氧化层，所述漂移区的部分区域被所述场氧化层覆盖，所述漏极设置在所述漂移区内，所述LDMOS器件还包括导体板，所述导体板一部分设置在所述场氧化层上，并至少还有一部分沿接近所述漏极的方向延伸至所述漂移区上，所述导体板与所述漏极间设置有将两者相隔离的电介质层，所述漏极与所述导体板构成第一寄生电容，所述导体板与所述漂移区间设置有将两者相隔离的电介质层，所述导体板与所述漂移区构成第二寄生电容，所述第一寄生电容与所述第二寄生电容串联设置。本发明还提供了一种LDMOS器件制造工艺。
-
公开(公告)号：CN111384144A
公开(公告)日：2020-07-07
申请号：CN201811616732.8
申请日：2018-12-27
IPC分类号： H01L29/06 , H01L29/08 , H01L21/336 , H01L29/78
摘要： 一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底内具有漂移区；在所述半导体衬底上形成栅电极材料层，所述栅电极材料层内具有栅极开口；以所述栅电极材料层为掩膜，通过第一离子注入在所述漂移区内形成第二体区，所述第一离子注入的注入方向倾斜于半导体衬底表面法线；以所述栅电极材料层为掩膜，通过第二离子注入在所述第二体区内形成源区，所述第二离子注入的方向平行于半导体衬底表面法线。所述方法形成的半导体器件的导通电阻较小，性能较好。
-
公开(公告)号：CN107482009B
公开(公告)日：2021-04-23
申请号：CN201610398816.3
申请日：2016-06-07
IPC分类号： H01L27/11517
摘要： 本发明提供一种半导体器件及其制作方法、电子装置，该半导体器件包括半导体衬底，所述半导体衬底中形成有第一阱区，以及位于所述第一阱区中具有第二阱区和第三阱区；在所述第二阱区中形成有源极和漏极；在所述源漏极之间的半导体衬底上形成有选择栅、浮栅；所述选择栅和浮栅之间的所述第二阱区中形成有源漏结，所述漏极位于所述选择栅远离所述浮栅的一侧，所述源极位于所述浮栅远离所述选择栅的一侧，在所述浮栅上还形成有栅极介电层和控制栅。该半导体器件及其制作方法通过在第一阱区中增加了一个额外的与上述第二阱区导电类型相反的第三阱区，从而降低沟道掺杂浓度，进而改善结的源漏击穿电压(BVDSS)，改善耐久性。该电子装置具有类似优点。
-
公开(公告)号：CN108538807B
公开(公告)日：2020-09-08
申请号：CN201710117402.3
申请日：2017-03-01
IPC分类号： H01L23/522 , G11C5/06
摘要： 本发明提供一种存储器，包括：半导体衬底；位线层，位于所述半导体衬底上，所述位线层内排布有位线；屏蔽层，位于所述位线层上，所述屏蔽层内设置有导电的屏蔽结构，所述屏蔽结构接地；字线层，位于所述屏蔽层上，所述字线层内排布有字线。本发明中存储器的写干扰较小。
-
公开(公告)号：CN107482009A
公开(公告)日：2017-12-15
申请号：CN201610398816.3
申请日：2016-06-07
IPC分类号： H01L27/11517
CPC分类号： H01L27/11517
摘要： 本发明提供一种半导体器件及其制作方法、电子装置，该半导体器件包括半导体衬底，所述半导体衬底中形成有第一阱区，以及位于所述第一阱区中具有第二阱区和第三阱区；在所述第二阱区中形成有源极和漏极；在所述源漏极之间的半导体衬底上形成有选择栅、浮栅；所述选择栅和浮栅之间的所述第二阱区中形成有源漏结，所述漏极位于所述选择栅远离所述浮栅的一侧，所述源极位于所述浮栅远离所述选择栅的一侧，在所述浮栅上还形成有栅极介电层和控制栅。该半导体器件及其制作方法通过在第一阱区中增加了一个额外的与上述第二阱区导电类型相反的第三阱区，从而降低沟道掺杂浓度，进而改善结的源漏击穿电压(BVDSS)，改善耐久性。该电子装置具有类似优点。
-
公开(公告)号：CN111384144B
公开(公告)日：2024-01-26
申请号：CN201811616732.8
申请日：2018-12-27
IPC分类号： H01L29/06 , H01L29/08 , H01L21/336 , H01L29/78
摘要： 一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底内具有漂移区；在所述半导体衬底上形成栅电极材料层，所述栅电极材料层内具有栅极开口；以所述栅电极材料层为掩膜，通过第一离子注入在所述漂移区内形成第二体区，所述第一离子注入的注入方向倾斜于半导体衬底表面法线；以所述栅电极材料层为掩膜，通过第二离子注入在所述第二体区内形成源区，所述第二离子注入的方向平行于半导体衬底表面法线。所述方法形成的半导体器件的导通电阻较小，性能较好。
-
公开(公告)号：CN110350031A
公开(公告)日：2019-10-18
申请号：CN201810283071.5
申请日：2018-04-02
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明提供了一种LDMOS器件，包括漏极、漂移区、场氧化层，所述漂移区的部分区域被所述场氧化层覆盖，所述漏极设置在所述漂移区内，所述LDMOS器件还包括导体板，所述导体板一部分设置在所述场氧化层上，并至少还有一部分沿接近所述漏极的方向延伸至所述漂移区上，所述导体板与所述漏极间设置有将两者相隔离的电介质层，所述漏极与所述导体板构成第一寄生电容，所述导体板与所述漂移区间设置有将两者相隔离的电介质层，所述导体板与所述漂移区构成第二寄生电容，所述第一寄生电容与所述第二寄生电容串联设置。本发明还提供了一种LDMOS器件制造工艺。
-
公开(公告)号：CN108933133A
公开(公告)日：2018-12-04
申请号：CN201710380866.3
申请日：2017-05-25
IPC分类号： H01L27/08 , H01L27/112 , H01L29/06 , H01L21/329 , H01L29/872
摘要： 本发明公开了一种肖特基二极管及其制造方法、电荷泵电路以及EEPROM，肖特基二极管包括半导体衬底、金属层、以及在阳极区的半导体衬底中形成具有第一掺杂深度的P型掺杂区。因为肖特基二极管中有P型掺杂区可以改善肖特基二极管的反向漏电现象，提高其反向击穿电压。将肖特基二极管用作电荷泵电路的开关控制器件，因为肖特基二极管本身具有较低的正向开启电压，且具有高的反向击穿电压，可以提高电荷泵电路的效率，而且，包含所述肖特基二极管的电荷泵电路的占用(版图)面积大大减小。此外，这种高效率的电荷泵电路可以使用于EEPROM中，特别是0.13um及以下的EEPROM中，为EEPROM提供输入电压。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.057 秒)
