-
公开(公告)号：CN108538807A
公开(公告)日：2018-09-14
申请号：CN201710117402.3
申请日：2017-03-01
IPC分类号： H01L23/522 , G11C5/06
摘要： 本发明提供一种存储器，包括：半导体衬底；位线层，位于所述半导体衬底上，所述位线层内排布有位线；屏蔽层，位于所述位线层上，所述屏蔽层内设置有导电的屏蔽结构，所述屏蔽结构接地；字线层，位于所述屏蔽层上，所述字线层内排布有字线。本发明中存储器的写干扰较小。
-
公开(公告)号：CN106972021A
公开(公告)日：2017-07-21
申请号：CN201610017721.2
申请日：2016-01-12
IPC分类号： H01L27/11521 , H01L27/11526 , H01L21/28 , H01L29/423
摘要： 本发明提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成有具有第一厚度的第一介电层，在第一介电层中形成有具有第一宽度的第一开口；在第一开口的两个侧壁上形成间隙壁；在第一开口中的半导体衬底上形成具有第二厚度的第二介电层；去除所述第一开口侧壁上的间隙壁，形成两个具有第二宽度的第二开口；步骤在所述第二开口中的半导体衬底上形成具有第三厚度的第三介电层；其中，所述第一宽度大于所述第二宽度，所述第一厚度、第二厚度大于所述第三厚度。该制作方法可以形成小尺寸的隧穿氧化层，且无需使用更先进的光刻工艺以及设备。该半导体器件和电子装置具有成本较低的优点。
-
公开(公告)号：CN106684030A
公开(公告)日：2017-05-17
申请号：CN201510750360.8
申请日：2015-11-06
IPC分类号： H01L21/762
CPC分类号： H01L21/76224
摘要： 一种浅沟槽隔离结构的制造方法，包括：提供形成有研磨停止层的半导体衬底；在研磨停止层表面形成研磨缓冲层；通过刻蚀工艺，在半导体衬底内形成浅沟槽；向浅沟槽内填充绝缘材料；通过平坦化工艺使绝缘材料的厚度达到目标厚度值并去除研磨缓冲层；去除研磨停止层，形成浅沟槽隔离结构。由于研磨缓冲层的研磨速率大于绝缘材料的研磨速率，去除研磨缓冲层后，绝缘材料顶部形貌为驼峰形，而绝缘材料的研磨速率大于研磨停止层的研磨速率，继续对绝缘材料进行研磨时，绝缘材料的形貌向凹陷发展，与绝缘材料的驼峰形相互补偿，因此形成浅沟槽隔离结构后，浅沟槽内的绝缘材料形貌凹陷的现象可以得到改善，从而提高了浅沟槽隔离结构的平坦度。
-
公开(公告)号：CN108538807B
公开(公告)日：2020-09-08
申请号：CN201710117402.3
申请日：2017-03-01
IPC分类号： H01L23/522 , G11C5/06
摘要： 本发明提供一种存储器，包括：半导体衬底；位线层，位于所述半导体衬底上，所述位线层内排布有位线；屏蔽层，位于所述位线层上，所述屏蔽层内设置有导电的屏蔽结构，所述屏蔽结构接地；字线层，位于所述屏蔽层上，所述字线层内排布有字线。本发明中存储器的写干扰较小。
-
公开(公告)号：CN106972021B
公开(公告)日：2019-12-13
申请号：CN201610017721.2
申请日：2016-01-12
IPC分类号： H01L27/11521 , H01L27/11526 , H01L21/28 , H01L29/423
摘要： 本发明提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成有具有第一厚度的第一介电层，在第一介电层中形成有具有第一宽度的第一开口；在第一开口的两个侧壁上形成间隙壁；在第一开口中的半导体衬底上形成具有第二厚度的第二介电层；去除所述第一开口侧壁上的间隙壁，形成两个具有第二宽度的第二开口；步骤在所述第二开口中的半导体衬底上形成具有第三厚度的第三介电层；其中，所述第一宽度大于所述第二宽度，所述第一厚度、第二厚度大于所述第三厚度。该制作方法可以形成小尺寸的隧穿氧化层，且无需使用更先进的光刻工艺以及设备。该半导体器件和电子装置具有成本较低的优点。
-
公开(公告)号：CN105990377B
公开(公告)日：2019-01-29
申请号：CN201510046868.X
申请日：2015-01-29
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L27/146
摘要： 一种CMOS图像传感器及其形成方法。其中，所述CMOS图像传感器包括：半导体衬底；位于所述半导体衬底上的光电转换元件和CMOS器件层；覆盖所述半导体衬底、光电转换元件和CMOS器件层的层间介质层；位于所述层间介质层上的金属间介质层，所述金属间介质层内具有金属互连层；其特征在于，还包括：位于所述光电转换元件上方的通孔，所述通孔贯穿所述金属间介质层和至少部分厚度的所述层间介质层；密封所述通孔顶部开口的透明基板；位于所述透明基板上的滤色层。所述CMOS图像传感器的光响应灵敏度提高。
-
公开(公告)号：CN105990128B
公开(公告)日：2019-04-26
申请号：CN201510100632.X
申请日：2015-03-06
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/31 , H01L27/11521
摘要： 本发明提供了一种绝缘层的形成方法、EEPROM及其形成方法。绝缘层的形成方法包括：在形成第一绝缘层上形成第一掩模后，以第一掩模为掩模刻蚀所述第一绝缘层，在所述第一掩模和第一绝缘层内形成第一凹槽，之后在所述第一凹槽的侧壁上形成的侧墙，且所述侧墙露出部分位于所述第一凹槽底部的第一绝缘层；在以所述侧墙为掩模去除第一凹槽底部的第一绝缘层，露出半导体衬底后，在露出的所述半导体衬底上形成第二绝缘层；之后，去除侧墙，以第二绝缘层为掩模减薄第一绝缘层，至露出第一凹槽底部的半导体衬底，并在露出的半导体衬底上形成第三绝缘层。采用上述技术方案中，可在采用现有的光刻机条件下，进一步缩小形成的第三绝缘层尺寸。
-
公开(公告)号：CN105990377A
公开(公告)日：2016-10-05
申请号：CN201510046868.X
申请日：2015-01-29
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L27/146
摘要： 一种CMOS图像传感器及其形成方法。其中，所述CMOS图像传感器包括：半导体衬底；位于所述半导体衬底上的光电转换元件和CMOS器件层；覆盖所述半导体衬底、光电转换元件和CMOS器件层的层间介质层；位于所述层间介质层上的金属间介质层，所述金属间介质层内具有金属互连层；其特征在于，还包括：位于所述光电转换元件上方的通孔，所述通孔贯穿所述金属间介质层和至少部分厚度的所述层间介质层；密封所述通孔顶部开口的透明基板；位于所述透明基板上的滤色层。所述CMOS图像传感器的光响应灵敏度提高。
-
公开(公告)号：CN105990128A
公开(公告)日：2016-10-05
申请号：CN201510100632.X
申请日：2015-03-06
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/31 , H01L21/8247
摘要： 本发明提供了一种绝缘层的形成方法、EEPROM及其形成方法。绝缘层的形成方法包括：在形成第一绝缘层上形成第一掩模后，以第一掩模为掩模刻蚀所述第一绝缘层，在所述第一掩模和第一绝缘层内形成第一凹槽，之后在所述第一凹槽的侧壁上形成的侧墙，且所述侧墙露出部分位于所述第一凹槽底部的第一绝缘层；在以所述侧墙为掩模去除第一凹槽底部的第一绝缘层，露出半导体衬底后，在露出的所述半导体衬底上形成第二绝缘层；之后，去除侧墙，以第二绝缘层为掩模减薄第一绝缘层，至露出第一凹槽底部的半导体衬底，并在露出的半导体衬底上形成第三绝缘层。采用上述技术方案中，可在采用现有的光刻机条件下，进一步缩小形成的第三绝缘层尺寸。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.124 秒)
