-
公开(公告)号：CN118034643B
公开(公告)日：2024-09-13
申请号：CN202410087862.6
申请日：2024-01-22
Applicant: 浙江大学
Abstract: 本发明提供了一种基于SRAM的无进位乘法存算阵列，包括m×m个基于SRAM构造的存算单元和N×m个异或树；同一行所述存算单元输入的乘数生成的单比特流是相同的，每一行存算单元同时输入乘数生成的N个单比特流，每一列存算单元在一个计算周期内输出N×m个计算结果值，所述N×m个计算结果值作为N个m输入的异或树的输入数据，通过异或树的计算最终得到N个单比特计算结果，所述无进位乘法存算阵列最终得到N×m个单比特数据计算结果。本发明通过结合存内计算技术，大幅度提升了无进位乘法计算的效率；利用与非门代替与门完成无进位乘法所需要的相与操作，进一步减少了所需要使用的晶体管数量，降低了计算所需的功耗与资源使用。
-
公开(公告)号：CN118264402A
公开(公告)日：2024-06-28
申请号：CN202410367468.8
申请日：2024-03-28
Applicant: 浙江大学
Abstract: 本发明公开了一种基于量子通信的后量子密码系统及其通信方法，属于通信安全技术领域。系统包括：通信端，包括发送端和接收端；量子信道，发送端和接收端基于通信协议在量子信道上进行通信，采用后量子数字签名技术在待传输信息上签名，并将待传输信息及其签名共同编码于光子束上，基于后量子数字签名技术的“签名‑验签”机制实现量子信道上的合法身份认证；所述的合法身份认证在单一量子信道上独立完成；经典信道，其用于在量子信道上合法身份认证通过之后，发送端和接收端基于对称密钥在经典信道上继续执行加密通信。本发明的量子信道具备信息传输的安全性和完善的身份认证机制，系统结合了量子通信高安全性和经典通信高传输速率的特点。
-
公开(公告)号：CN117634569B
公开(公告)日：2024-06-28
申请号：CN202311581806.X
申请日：2023-11-24
Applicant: 浙江大学
Abstract: 本发明公开了一种基于RISC‑V扩展指令的量化神经网络加速处理器。该处理器采取了由取指、译码、执行、写回构成的四级流水线结构。该处理器支持自定义扩展的高数据位宽指令集，从而提高计算并行度，加快运算效率。相应地，处理器内部扩展三条不同数据位宽的数据通路和对应的寄存器组，以支持对神经网络的分组量化和并行计算。处理器通过支持扩展指令集的计算单元和查找表实现了对卷积层和激活函数的快速计算，并通过动态定点计算提高对分组量化神经网络的适应性和计算精度。本发明具有计算效率高、能耗低、应用范围广的优点。
-
公开(公告)号：CN117634569A
公开(公告)日：2024-03-01
申请号：CN202311581806.X
申请日：2023-11-24
Applicant: 浙江大学
Abstract: 本发明公开了一种基于RISC‑V扩展指令的量化神经网络加速处理器。该处理器采取了由取指、译码、执行、写回构成的四级流水线结构。该处理器支持自定义扩展的高数据位宽指令集，从而提高计算并行度，加快运算效率。相应地，处理器内部扩展三条不同数据位宽的数据通路和对应的寄存器组，以支持对神经网络的分组量化和并行计算。处理器通过支持扩展指令集的计算单元和查找表实现了对卷积层和激活函数的快速计算，并通过动态定点计算提高对分组量化神经网络的适应性和计算精度。本发明具有计算效率高、能耗低、应用范围广的优点。
-
公开(公告)号：CN116663474A
公开(公告)日：2023-08-29
申请号：CN202310376046.2
申请日：2023-04-10
Applicant: 浙江大学
Abstract: 本发明公开了一种基于逐位计算的存内计算方法以及存内计算阵列。方法中，按照高位到低位的次序，依次将单位特征矩阵中特征向量作为输入并与权重向量相乘获得对应的乘加结果，根据每次输入对应的乘加结果进行一次输出结果的计算，直至计算至最低位，根据最后一次的暂存变量直接进行计算，从而实现单位特征矩阵的乘加运算。存内计算阵列中，按照高位到低位的次序依次将单位特征矩阵中特征向量输入到积分器中，积分器将输入特征向量与权重向量相乘后的结果转换为电流后并发送给逐位模数转换器，逐位模数转换器中依次计算并输出各位的输出结果。本发明提高了计算并行度，并具备提前终止计算的能力，提高计算效率，也能够降低片上缓存的设计需求。
-
Patent Agency Ranking
公开(公告)号：CN115758951A
公开(公告)日：2023-03-07
申请号：CN202211672219.7
申请日：2022-12-26
Applicant: 浙江大学
IPC: G06F30/32 , G06F115/12
Abstract: 本发明公开一种基于多回路布尔振荡环的数字熵源集成电路，所述集成电路包括多回路布尔振荡环电路和熵采样电路，其中，所述多回路布尔振荡环电路，用以产生无规则的布尔振荡输出信号，包括N个基本振荡单元；所述熵采样电路，用于对多回路布尔振荡环电路产生的振荡信号进行采样获得原始的随机序列，包括N个并列设置的D触发器，以及与D触发器输出端连接的两输入异或门链，两输入异或门链包括N‑1个两输入异或门；其中，基本振荡单元数目与D触发器数目一致，N1。基本振荡单元数目越多，反馈回路就越多，振荡行为就更加复杂不可预测，在实际应用中能够根据具体的需求而调整包含基本振荡单元的数目。
-
公开(公告)号：CN112580774B
公开(公告)日：2022-10-21
申请号：CN202010903773.6
申请日：2020-09-01
Applicant: 浙江大学
Abstract: 本发明公开了一种面向可重构神经网络处理器的布局方法。对神经网络进行训练，得到网络参数；神经网络中各卷积层的权重设置复制份数，根据各卷积层的输入数据的数据量之间的比例关系建立各卷积层权重的复制份数之间的比例关系，获得每一卷积层在可重构神经网络处理器上需要的存内计算核的个数：将单个卷积层的数据计算分配到各自的多个存内计算核，当前卷积层将输入数据分布至多个存内计算核并行计算，然后发送到下一个卷积层；通过最小化通讯功耗和最大带宽获得最终的优化布局结果。本发明方法解决了层内以及各层之间的数据同步问题，减小了缓存需求，也解决了数据传输功耗的问题，减小了层内的带宽需求，具有较好的鲁棒性。
-
公开(公告)号：CN113157034B
公开(公告)日：2022-06-03
申请号：CN202110072046.4
申请日：2021-01-19
Abstract: 本发明公开了一种被动稳压电路实现的高线性度神经形态计算电路。1R1T二进制存储单元阵列和输入序列控制开关、多个位线电容电压隔离晶体管连接，输入序列控制开关接收神经网络的输入数据；每个位线电容电压隔离晶体管均经各自的被动稳压电路和偏置电路连接，多个位线电容电压隔离晶体管共同连接到模数转换电路，通过模数转换电路ADC输出计算结果。本发明能有效地在积分过程中消除因为电容电压的下降而受到沟道长度调制效应的影响，从而使积分电流更加稳定；同时能保证T0的源极电压在不同负载下的稳定性，解决了因负载的变动受到影响导致电路关于权重值的线性度较差的技术问题。
-
公开(公告)号：CN113197582B
公开(公告)日：2022-03-25
申请号：CN202110459387.7
申请日：2021-04-27
Abstract: 本发明公开了一种高通用性的心电数据压缩感知系统、终端和存储介质，涉及数据处理和压缩领域。解决现有系统通用性较差，数据在实现不同压缩率的时候系统需要重新设计的问题，同时解决现有系统在相同压缩率的情况下数据重建效率低下的问题。系统围绕神经网络实现心电数据的压缩和重建，能够提高数据的重建效率。本发明建立了一种用联合的形式构建的卷积网络，设计了并行的多维卷积运算实现数据压缩，能够适应不同的压缩率，有效地保留了原始数据的特征。
-
公开(公告)号：CN111657935B
公开(公告)日：2021-10-01
申请号：CN202010392550.8
申请日：2020-05-11
Applicant: 浙江大学
Abstract: 本发明公开了一种基于层次图卷积神经网络的癫痫脑电识别系统、终端及存储介质。包括脑电信号采集模块，脑电信号预处理模块，癫痫状态标注模块，脑电时频分析模块，层次图卷积神经网络训练模块和癫痫状态识别模块；通过脑电信号采集模块获取脑电波信号；脑电信号预处理模块和癫痫状态标注模块对采集信号做标准化处理和标注；脑电时频分析模块从时域和频域对采集信号进行分析并提取特征；层次图卷积神经网络训练模块和癫痫状态识别模块基于层次图卷积神经网络，依据电极间的物理位置关系，提取出区域化的特征信息，得到识别结果；本发明利用了采集系统的图结构信息，使模型达到了可以临床应用的精度，可以长时间自动化工作，节省了大量人力成本。
-
-
-
-
-
-
-
-
-
Search Results
189
records
(took 0.029 seconds)
