利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

20 条记录 (耗时 0.013 秒)

    逻辑门、扫描驱动器以及使用其的有机发光二极管显示器
    1.
    发明公开
    逻辑门、扫描驱动器以及使用其的有机发光二极管显示器 有权 转让

    公开(公告)号：CN101227188A

    公开(公告)日：2008-07-23

    申请号：CN200710159604.0

    申请日：2007-08-08

    申请人： 三星SDI株式会社

    发明人： 郑宝容 ,  李王棗 ,  金炯秀 ,  崔相武

    IPC分类号： H03K19/0944 ,  G09G3/32

    CPC分类号： H03K19/09441 ,  G09G3/3266 ,  G09G2310/06

    摘要： 公开了逻辑门、扫描驱动器以及使用其的有机发光二极管显示器。逻辑门包括：第一驱动器，接收输入信号，并且与输入信号对应地控制在第一电源和第一节点之间的连接；第二驱动器，耦合到第一节点和第二电源，并且控制第一节点的电压；第三驱动器，与第一节点的电压对应地控制在输出端子和该第一电源之间的连接；控制晶体管，控制第三驱动器与第二电源之间的连接；第四驱动器，控制控制晶体管的栅极电极和第二电源之间的连接；以及第二电容器，在控制晶体管的第一电极和控制晶体管的栅极电极之间，其中该晶体管是同一类型的MOS晶体管。

    低功耗逻辑家族
    2.
    发明公开
    低功耗逻辑家族 无效

    公开(公告)号：CN108141216A

    公开(公告)日：2018-06-08

    申请号：CN201680061019.4

    申请日：2016-10-24

    申请人： 阿里·帕西欧

    发明人： 阿里·帕西欧

    IPC分类号： H03K19/0944 ,  H03K19/00 ,  G05F3/20

    CPC分类号： H03K19/0013 ,  G05F3/20 ,  H03K19/0027 ,  H03K19/01707 ,  H03K19/09441

    摘要： 根据本发明，仅需使用一种增强类型的MOS晶体管来实现硬件中的典型布尔函数。较佳地，MOS晶体管类型允许反向偏置控制以调整和补偿操作条件。当在仅PMOS晶体管中实现时，下拉功能由具有连接到输出端上的门和源极的单个晶体管来执行。这种类型的连接确保下拉功能由下拉晶体管的泄漏电流执行。当所有上拉路径关闭时，所有上拉晶体管的漏电流需要小于该下拉电流。这些截止电流的比值可以通过晶体管的纵横比来调整。该逻辑类型在低电压下提供极低的电流消耗，并且可以避免在超低功耗设计中经常使用的更复杂的关断电路的可能性。与现有的解决方案相比，该逻辑类型提供了更高的运行速度。

    与非门电路、显示器背板和显示器
    6.
    发明公开
    与非门电路、显示器背板和显示器 有权

    公开(公告)号：CN103560782A

    公开(公告)日：2014-02-05

    申请号：CN201310573352.1

    申请日：2013-11-15

    申请人： 京东方科技集团股份有限公司

    发明人： 吴仲远 ,  宋丹娜 ,  段立业

    IPC分类号： H03K19/20 ,  G09G3/20

    CPC分类号： H03K19/018507 ,  H03K19/09441 ,  H03K19/09445 ,  H03K19/20

    摘要： 本发明提供了一种与非门电路、显示器背板和显示器。所述与非门电路包括至少两输入晶体管、至少两个上拉模块和至少两输入控制晶体管；每一输入晶体管的第一极通过该上拉模块与第二电平输出端连接；输入控制晶体管用于当其栅极接入的输入信号为第二电平时，控制使得与该输入晶体管的第一极连接的上拉模块的控制端的电位为第一电平；至少两个上拉模块，用于当所有的输入信号都为第二电平时，断开第二电平输出端与与非门输出端之间的连接，并用于当所有的输入信号不都为第二电平时，导通第二电平输出端与与非门输出端之间的连接。本发明使得当采用耗尽型TFT晶体管时，与非门输出能无损传输，实现与非门输出轨到轨。

    扫描信号线驱动电路以及具备其的显示装置
    7.
    发明公开
    扫描信号线驱动电路以及具备其的显示装置 失效

    公开(公告)号：CN102667909A

    公开(公告)日：2012-09-12

    申请号：CN201080056850.3

    申请日：2010-10-14

    申请人： 夏普株式会社

    发明人： 高桥佳久 ,  岩瀬泰章

    IPC分类号： G09G3/36 ,  G02F1/133 ,  G09G3/20 ,  H03K19/0175

    CPC分类号： G09G3/3677 ,  G09G2300/0408 ,  G09G2310/0286 ,  G11C19/28 ,  H03K19/01728 ,  H03K19/09441

    摘要： 目的在于实现在各行的充电期间的结束后能够快速地使扫描信号下降的栅极驱动器。栅极驱动器包括2个移位寄存器，移位寄存器整体（410）中的第n级双稳态电路（SR（n）），从输出节点（51、52）输出状态信号（Q）作为扫描信号。与用于使输出节点（51、52）的电平基于第一时钟（CKA）变化的薄膜晶体管（T1、T11）的栅极端子连接的第一节点（netA），通过输入从第（n-2）级双稳态电路（SR（n-2））输出的状态信号（Q）作为置位信号（S）而成为导通电平，输出节点（51、52），通过输入从第（n+2）级双稳态电路（SR（n+2））输出的状态信号（Q）作为第一复位信号（R1）而成为断开电平，第一节点（netA）通过输入从第（n+3）级双稳态电路（SR（n+3））输出的状态信号（Q）作为第二复位信号（R2）而成为断开电平。