-
公开(公告)号:CN104584438B
公开(公告)日:2018-06-05
申请号:CN201380044972.4
申请日:2013-08-30
申请人: 德克萨斯仪器股份有限公司
IPC分类号: H03M1/12
摘要: 本申请提供一种装置。比较电路(204)被配置为接收模拟信号(AIN)。基准电路(205)被耦合到比较电路并且被配置为将多个基准信号提供给比较电路。转换电路(212)被耦合到比较电路并且被配置为检测比较电路的输出的变化。时间数字转换器(TDC)(210)被耦合到比较电路。定时器(208)被耦合到比较电路。速率控制电路(218)被耦合到转换电路。输出电路(216)被耦合到速率控制电路和TDC,其中输出电路被配置为输出模拟信号的同步数字表现形式和模拟信号的异步数字表现形式中的至少一个。
-
公开(公告)号:CN103178847A
公开(公告)日:2013-06-26
申请号:CN201210562898.2
申请日:2012-12-21
申请人: 瑞昱半导体股份有限公司
发明人: 林嘉亮
IPC分类号: H03M1/12
CPC分类号: H03M1/38 , H03M1/0692 , H03M1/10 , H03M1/1009 , H03M1/125 , H03M1/40 , H03M1/403 , H03M1/468
摘要: 本发明公开了一种连续近似寄存式模拟数字转换器及其方法,该转换器包含:多个电容,由取样信号控制开关,且当取样信号生效时,连接共同端到接地端。由取样信号与多个控制位元控制多个开关网络,多个控制位元分别由一接地位元与一数据位元所组成。一比较器检测共同端的电压极性、输出决策信号、输出准备信号。一计时器接收比较信号与输出超时信号。连续近似寄存逻辑接收决策信号、准备信号、超时信号、输出取样信号、比较信号、多个控制信号和输出数据。
-
公开(公告)号:CN105706368B
公开(公告)日:2018-11-30
申请号:CN201480060867.4
申请日:2014-12-24
申请人: 中央大学校产学协力团
CPC分类号: H03M1/38 , H03K5/134 , H03K2005/00195 , H03L7/00 , H03L7/0893 , H03L2207/06 , H03M1/125
摘要: 公开一种非同步式逐次逼近寄存器型模数转换器及包含于其中的内部时钟发生器。包含于逐次逼近寄存器型模数转换器的内部时钟发生器包括:检测部,其感测最终内部时钟与下一个外部时钟的发生时刻并生成上升脉冲或下降脉冲;以及,延迟块,其根据所述上升脉冲或下降脉冲控制偏置电压使得延迟时间增大或减小。本发明的非同步式逐次逼近寄存器型模数转换器能够使内部时钟与拐点变化和电路整体或局部温度变化无关地保持稳定工作。
-
公开(公告)号:CN103178847B
公开(公告)日:2016-02-10
申请号:CN201210562898.2
申请日:2012-12-21
申请人: 瑞昱半导体股份有限公司
发明人: 林嘉亮
IPC分类号: H03M1/12
CPC分类号: H03M1/38 , H03M1/0692 , H03M1/10 , H03M1/1009 , H03M1/125 , H03M1/40 , H03M1/403 , H03M1/468
摘要: 本发明公开了一种连续近似寄存式模拟数字转换器及其方法,该转换器包含:多个电容,由取样信号控制开关,且当取样信号生效时,连接共同端到接地端。由取样信号与多个控制位元控制多个开关网络,多个控制位元分别由一接地位元与一数据位元所组成。一比较器检测共同端的电压极性、输出决策信号、输出准备信号。一计时器接收比较信号与输出超时信号。连续近似寄存逻辑接收决策信号、准备信号、超时信号、输出取样信号、比较信号、多个控制信号和输出数据。
-
公开(公告)号:CN102106088B
公开(公告)日:2013-09-18
申请号:CN200980128576.3
申请日:2009-07-06
申请人: 爱德万测试株式会社 , 国立大学法人东京工业大学
摘要: 本发明公开一种AD转换装置,是输出对应模拟的输入信号的数字输出数据的逐次比较型AD转换装置,其具有比特选择部,从输出数据的高位侧顺次选择转换对象比特;数据控制部,在每次转换对象比特被选中时,输出用于辨别转换对象比特的值的比较数据;DA转换部,输出与比较数据对应的模拟的比较信号;比较部,根据DA转换部输出的比较信号的情况,输出输入信号和比较信号的比较结果,在输出比较结果之后被复位;结束检出部,检测出比较部输出的比较结果的情况,在比较部被复位之前输出让比特选择部选择下一个转换对象比特的结束信号;输出部,输出基于比较部的比较结果而决定各比特的值的输出数据。
-
公开(公告)号:CN102106088A
公开(公告)日:2011-06-22
申请号:CN200980128576.3
申请日:2009-07-06
申请人: 爱德万测试株式会社 , 国立大学法人东京工业大学
摘要: 本发明公开一种AD转换装置,是输出对应模拟的输入信号的数字输出数据的逐次比较型AD转换装置,其具有比特选择部,从输出数据的高位侧顺次选择转换对象比特;数据控制部,在每次转换对象比特被选中时,输出用于辨别转换对象比特的值的比较数据;DA转换部,输出与比较数据对应的模拟的比较信号;比较部,根据DA转换部输出的比较信号的情况,输出输入信号和比较信号的比较结果,在输出比较结果之后被复位;结束检出部,检测出比较部输出的比较结果的情况,在比较部被复位之前输出让比特选择部选择下一个转换对象比特的结束信号;输出部,输出基于比较部的比较结果而决定各比特的值的输出数据。
-
公开(公告)号:CN104467855B
公开(公告)日:2018-06-05
申请号:CN201410437686.0
申请日:2014-08-29
申请人: 株式会社索思未来
IPC分类号: H03M1/38
CPC分类号: H03M1/002 , H03M1/1215 , H03M1/125 , H03M1/38 , H03M1/462
摘要: 公开了一种混合信号电路,该电路包括:ADC单元的阵列,被配置为以时间交织方式进行操作,并且每个ADC单元可在一系列时间窗中的每个时间窗内进行操作以将模拟输入值转换成对应的数字输出值,每个转换包括子转换操作的序列,序列的每个相继的子转换操作是通过在前的子转换操作的完成来触发的;以及控制器,其中:至少一个ADC单元可进行操作以用作报告ADC单元,并且针对一个或更多个被监视的所述转换中的每一个,指示子转换操作中的特定的子转换操作在所涉及的时间窗期间是否完成,并且控制器可操作用于考虑至少一个这样的指示并且根据该被考虑的指示或每个被考虑的指示来控制电路。
-
公开(公告)号:CN104604140B
公开(公告)日:2018-02-23
申请号:CN201380044975.8
申请日:2013-08-30
申请人: 德克萨斯仪器股份有限公司
IPC分类号: H03M1/12
摘要: 一种模数转换器(ADC)装置(200)具有接收模拟信号(AIN)的比较电路(204)。耦合到比较电路的基准电路(205)提供多个基准信号。转换电路被耦合到比较电路以检测比较电路的输出的变化。时间数字转换器(TDC)(210)和定时器(208)被耦合到比较电路。耦合到转换电路和TDC的输出电路(216)输出模拟信号的同步数字表现形式和模拟信号的异步数字表现形式中的至少一个。耦合到转换电路、定时器和TDC的模数转换器(ADC)(220)在已过去预定时段后被定时器使能。
-
公开(公告)号:CN107113003A
公开(公告)日:2017-08-29
申请号:CN201480083935.9
申请日:2014-10-23
申请人: 美国莱迪思半导体公司
IPC分类号: H03M1/38
CPC分类号: H03M1/466 , H03K5/2481 , H03M1/125
摘要: 提供了一种基于逐次逼近寄存器(SAR)的模数转换器(ADC),其通过在锁存时间由时钟信号锁存比较器输出之前向数模转换器(DAC)馈送比较器输出信号以开始DAC电容器稳定,来增加了被分配用于DAC电容器网络中的电容器的稳定的时间帧。SAR ADC(100)可以包括在比较器(120)的锁存时间之前从比较器(120)直接向DAC(140)提供比较器输出的窗口电路(138)。在锁存时间之后,比较器输出的锁存版本被提供给DAC电容器(144)。通过在锁存之前向DAC电容器(144)提供电容器输出,与其中DAC比较器(144)稳定在比较器(120)的锁存时间之后开始的SAR DAC(100)相比,DAC电容器(144)可以更早地稳定。
-
公开(公告)号:CN106571825A
公开(公告)日:2017-04-19
申请号:CN201610975801.9
申请日:2016-11-07
申请人: 中山大学 , 中山大学花都产业科技研究院
摘要: 本发明公开一种基于真单相位时钟控制(True Single Phase Clocked,TSPC)电路的异步时钟信号产生电路。该电路用于模数转换芯片(ADC)内部产生异步时钟信号的功能。所述电路包含包括具有复位功能的TSPC触发器,TSPC触发器链,以及其他功能单元。本发明具有以下有益效果:提供一种基于真单相位时钟控制电路的异步时钟信号产生电路,克服现有ADC同步控制电路转换消耗时间长的不足,进一步提高电路的转换速度,并且由于包含复位功能的TSPC触发器从而消除因节点X、Y的不确定性而产生错误的输出信号,提高异步时钟信号产生电路的可靠性。
-
-
-
-
-
-
-
-
-