一种用于三维集成电路封装的硅通孔结构及其制造方法

    公开(公告)号:CN111769077A

    公开(公告)日:2020-10-13

    申请号:CN202010562310.8

    申请日:2020-06-18

    Abstract: 本发明属于集成电路封装技术领域,具体为一种用于三维集成电路封装的硅通孔结构及其制造方法。本发明方法包括以下步骤:通过向硅片中注入氢离子剥离硅片获得制备硅通孔的基底;对基底进行双面等离子体刻蚀,从而将基底贯通形成硅通孔;沉积绝缘介质、铜扩散阻挡层和籽晶层,采用光刻和刻蚀工艺去除部分所述铜扩散阻挡层和所述籽晶层,仅保留硅通孔侧壁处的所述铜扩散阻挡层和所述籽晶层;在上述结构的上下表面形成牺牲层,在硅通孔中完全填充导电金属材料,然后去除牺牲层,所形成的导电金属材料的上下表面分别突出于绝缘介质的上下表面;在导电金属材料表面形成接触焊点。本发明能够有效提高生产效率,节约成本。

    一种基于二维材料的半浮栅存储器及其制备方法

    公开(公告)号:CN111490045A

    公开(公告)日:2020-08-04

    申请号:CN202010346659.8

    申请日:2020-04-27

    Abstract: 本发明属于半导体存储器技术领域,具体为一种基于二维材料的半浮栅存储器及其制备方法。本发明半浮栅存储器包括:L型底栅;覆盖底栅表面的阻挡层;L型半浮栅层,为第一类二维材料,顶部与底栅的顶部持平;半浮栅底部上的半闭合隧穿层,为第二类二维材料,其上表面与半浮栅的顶部相持平;覆盖半浮栅和半闭合隧穿层的沟道层,为第三类二维材料,其上表面与阻挡层的顶部相持平;沟道表面的源极和漏极,为第四类二维材料;第一类二维材料和第三类二维材料构成二极管,第一类二维材料、第三类二维材料与阻挡层、底栅构成栅控二极管。本发明器件可靠性好,数据擦写速度快,且可增加数据保持时间;此外,器件具有较小的体积,适合用于超薄电子设备中。

    一种半浮栅TFT存储器及其制备方法

    公开(公告)号:CN111477628A

    公开(公告)日:2020-07-31

    申请号:CN202010346225.8

    申请日:2020-04-27

    Abstract: 本发明属于集成电路存储器技术领域,具体为一种半浮栅TFT存储器及其制备方法。本发明半浮栅TFT存储器包括:L型背栅;背栅底部上的L型阻挡层,其顶部与所述背栅的顶部相持平;在阻挡层底部上的L型浮栅,其顶部与所述阻挡层的顶部相持平;在浮栅底部的隧穿层,其上表面与所述浮栅的顶部相持平;在隧穿层和浮栅的上表面的沟道;在沟道上的源极和漏极;所述浮栅和沟道均为半导体材料,而且具有相反的导电类型,所述浮栅、所述沟道、所述阻挡层以及所述背栅构成栅控二极管。本发明的半浮栅TFT存储器数据写入和擦除全部通过栅控二极管来实现,可以加快数据擦写速度。

    一种与硅基集成电路集成的全固态超级电容及其制备方法

    公开(公告)号:CN108538821A

    公开(公告)日:2018-09-14

    申请号:CN201810456508.0

    申请日:2018-05-14

    Applicant: 复旦大学

    CPC classification number: Y02E60/13

    Abstract: 本发明公开了一种与硅基集成电路集成的全固态超级电容及其制备方法,该全固态超级电容由两个相对设置的芯片-电极集成结构粘合构成,其中,芯片-电极集成结构包含衬底、设置在衬底第一表面的芯片、由下到上依次设置在衬底第二表面上的硅纳米阵列结构、氧化铟薄膜层、纳米金属层及固态电解质层,该衬底包含硅区域,衬底的第一表面是指硅区域面,该第二表面与第一表面相背,上述的纳米金属层包含镍或者钴纳米颗粒。本发明提供的片上超级电容制备在低阻单晶硅的背面,可以充分利用硅材料,节约成本;与传统的硅基集成电路工艺兼容,制备工艺简单,成本低廉;制备的超级电容能量密度高。

    一种基于低K材料和铜互连的MIM电容及其制备方法

    公开(公告)号:CN104241245A

    公开(公告)日:2014-12-24

    申请号:CN201410468397.7

    申请日:2014-09-15

    Applicant: 复旦大学

    Abstract: 本发明属于半导体集成电路制造技术领域,具体为一种基于低介电材料和铜互连结构的高性能金属-绝缘体-金属(MIM)电容及其制备方法。所公开的电容在集成电路后端工艺(铜互连)中形成,并且以TaN或TaN/Ta叠层为上下金属电极,以原子层淀积(ALD)的Al2O3/ZrO2/SiO2/ZrO2/Al2O3叠层为绝缘层。其中,两个Al2O3单层的厚度相等,两个ZrO2单层的厚度相等。该对称叠层结构的绝缘层设计有利于获得电容密度高、电容的电压线性度好、漏电流密度低的高性能MIM电容,是下一代射频和模拟/混合集成电路理想的候选方案。

    一种纳米超级电容的制备方法

    公开(公告)号:CN101887845B

    公开(公告)日:2012-05-09

    申请号:CN201010191624.8

    申请日:2010-06-03

    Applicant: 复旦大学

    Inventor: 丁士进 朱宝

    Abstract: 本发明属于纳米超级电容技术领域,具体为一种纳米超级电容的制备方法。本发明首先采用阳极氧化铝和金属辅助刻蚀工艺,在重掺杂的低阻硅片上形成密度高、深宽比大,且高度有序的深槽结构,然后以此深槽结构为模板制备得到纳米超级电容。所述的金属催化刻蚀工艺中,金属催化剂是金、银、铂或钯,腐蚀液是氢氟酸和双氧水的混合溶液。所述纳米超级电容采用重掺杂的硅作为负电极;采用Al2O3、HfO2、Ta2O5或ZrO2作为绝缘介质;采用TiN、TaN或W作为种子金属层;采用Ni或Cu作为正电极。本发明工艺简单,成本低廉,而且制备的电容不易损坏。

    一种纳米超级电容的制备方法

    公开(公告)号:CN101887845A

    公开(公告)日:2010-11-17

    申请号:CN201010191624.8

    申请日:2010-06-03

    Applicant: 复旦大学

    Inventor: 丁士进 朱宝

    Abstract: 本发明属于纳米超级电容技术领域,具体为一种纳米超级电容的制备方法。本发明首先采用阳极氧化铝和金属辅助刻蚀工艺,在重掺杂的低阻硅片上形成密度高、深宽比大,且高度有序的深槽结构,然后以此深槽结构为模板制备得到纳米超级电容。所述的金属催化刻蚀工艺中,金属催化剂是金、银、铂或钯,腐蚀液是氢氟酸和双氧水的混合溶液。所述纳米超级电容采用重掺杂的硅作为负电极;采用Al2O3、HfO2、Ta2O5或ZrO2作为绝缘介质;采用TiN、TaN或W作为种子金属层;采用Ni或Cu作为正电极。本发明工艺简单,成本低廉,而且制备的电容不易损坏。

    一种高集成密度半浮栅存储器及其制备方法

    公开(公告)号:CN111564443B

    公开(公告)日:2023-05-19

    申请号:CN202010400578.1

    申请日:2020-05-13

    Abstract: 本发明属于集成电路存储器技术领域,具体涉及一种低高集成密度半浮栅存储器及其制备方法。本发明高集成密度半浮栅存储器采用双U型槽结构,分别形成浮栅晶体管和隧穿晶体管的沟道区域。该设计能够同时削弱浮栅晶体管和隧穿晶体管的短沟道效应,从而有利于存储器尺寸的不断缩小,进一步可以增大集成密度。同时,在浮栅晶体管的U型槽侧壁直接形成开口,使得浮栅可以直接与隧穿晶体管的沟道接触,有利于进一步增加集成密度。

    一种铜互连结构及其制作方法

    公开(公告)号:CN112018078B

    公开(公告)日:2022-10-25

    申请号:CN202010746391.7

    申请日:2020-07-29

    Abstract: 本发明公开一种铜互连结构及其制作方法。该铜互连结构包括:第一沟槽,形成在绝缘介质(200)内,所述第一沟槽内填充有第一层铜互连线(201);通孔和第二沟槽,形成在所述介质层(209)中且垂直相连通,其中,所述通孔内部填充有铜材料(204);所述第二沟槽底部形成有籽晶层(205),内部填充有第二层铜互连线(207);铜扩散阻挡层(208),覆盖所述第一层铜互连线(201)表面和所述绝缘介质(200)表面,同时包覆所述通孔和所述第二沟槽的侧壁表面以及所述第二沟槽的下表面;铜扩散覆盖层(210),形成在上述结构的上表面。

Patent Agency Ranking