-
公开(公告)号：CN107017016A
公开(公告)日：2017-08-04
申请号：CN201710202202.8
申请日：2017-03-30
Applicant: 中国科学院计算技术研究所
IPC: G11C11/406 , G06F21/55
CPC classification number: G11C11/406 , G06F21/556
Abstract: 本发明提出一种防时序侧通道攻击的内存刷新控制方法及装置，涉及计算机存储器安全技术领域，该方法包括设置刷新干扰机制，其中设置干扰范围为M毫秒，所述刷新干扰机制将在时刻tn时的所述DRAM中初始刷新操作RFn随机地提前或推迟时间m0，以使所述初始刷新操作RFn的发送时刻为tn±m0,m0≤M。本发明只是将原有的刷新操作进行随机，并不减少总的刷新数目，对内存系统性能几乎不会有影响，同时能够将干扰后的请求完成时间序列相似度降低到2％以下，有效地保护了共享内存控制器的时序信道。
-
公开(公告)号：CN106650924A
公开(公告)日：2017-05-10
申请号：CN201610970218.9
申请日：2016-10-27
Applicant: 中国科学院计算技术研究所
CPC classification number: G06N3/063 , G06F7/575 , G06F9/3001 , G06F9/3895 , G06F15/7814 , G06F15/7817
Abstract: 本发明提出一种基于时间维和空间维数据流压缩的处理器、设计方法、芯片，该处理器包括至少一个存储单元，用于存储操作指令与参与计算的数据；至少一个存储单元控制器，用于对所述存储单元进行控制；至少一个计算单元，用于执行神经网络的计算操作；控制单元，与所述存储单元控制器与所述计算单元相连，用于经由所述存储单元控制器获得所述存储单元存储的指令，并且解析所述指令以控制所述计算单元；计算单元阵列，所述计算单元阵列由m*n个所述计算单元组成，每个所述计算单元完成数据与神经网络权重的卷积运算；至少一个权重检索单元，用于对权重进行检索，其中每个所述权重检索单元与所述计算单元相连，保证具有压缩格式的权重在时间维和空间维数据流压缩下可与对应数据正确计算。
-
公开(公告)号：CN103646129B
公开(公告)日：2017-04-12
申请号：CN201310594897.0
申请日：2013-11-22
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种适用于FPGA的可靠性评估方法和装置，包括：对于每个待评估的线路故障，识别它所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值。进一步地，所述可靠性评估方法还可以包括：对于每个待评估的线路故障，识别它所对应的失效输入向量的集合，所述失效输入向量是故障能够传播到电路输出，造成错误输出逻辑值的输入向量。其中，采用逻辑值X代表0或1，精简输入向量。本发明能够快速准确地得出FPGA中各种线路故障被激活的概率。进一步地，本发明能够快速准确地得出FPGA中各种线路故障的故障传播概率，进而快速准确地对FPGA电路进行可靠性评估。
-
公开(公告)号：CN105978694A
公开(公告)日：2016-09-28
申请号：CN201610282695.6
申请日：2016-04-29
Applicant: 中国科学院计算技术研究所
IPC: H04L9/32
CPC classification number: H04L9/3278
Abstract: 本发明适用于信息安全及集成电路技术领域，提供了一种抗建模攻击的强物理不可克隆函数装置，包括：布尔混淆模块，用于将输入激励经多个弱物理不可克隆函数及布尔逻辑元件再处理后输出响应，实现布尔逻辑关系不可预测；激励划分模块，用于将输入激励划分为有效激励与无效激励；攻击检测模块，用于检测所述无效激励识别出建模攻击，处理所述无效激励和所述建模攻击；响应计算模块，用于通过强物理不可克隆函数装置对所述有效激励进行响应计算。还提供一种基于抗建模攻击的强物理不可克隆函数装置的实现方法。借此，本发明保证强物理不可克隆函数装置随机性与稳定性的同时，能够主动检测并被动防御严重威胁强物理不可克隆函数装置安全的建模攻击。
-
公开(公告)号：CN105577539A
公开(公告)日：2016-05-11
申请号：CN201610057261.6
申请日：2016-01-27
Applicant: 中国科学院计算技术研究所
IPC: H04L12/707 , H04L12/721 , H04L12/751 , H04L12/753
Abstract: 本发明提出一种面向非规则三维集成电路片上网络的路由方法及系统，该方法包括根据所述非规则三维集成电路片上网络的拓扑结构，判断采用基于汉密尔顿路径的容错路由算法路由数据包，或基于生成树的容错路由算法路由数据包；若采用基于所述汉密尔顿路径的容错路由算法路由数据包，根据源节点与目的节点的位置确定使用按照节点编号单调上升或单调下降的顺序进行路由容错；若采用基于所述生成树的容错路由算法路由数据包，则选择生成树根节点，根据根节点，以及源节点与目的节点的位置，选择传输路径完成所述数据包的传输。
-
Patent Agency Ranking
公开(公告)号：CN103475790B
公开(公告)日：2016-03-30
申请号：CN201310403344.2
申请日：2013-09-06
Applicant: 中国科学院计算技术研究所
IPC: G06F17/30
Abstract: 本发明提供一种智能移动终端功耗管理方法，包括：11）终端运行一个应用时，获得该应用的饱和频率；12）基于ONDEMAND算法对CPU的频率进行动态调节，其中，对于各个应用，分别将步骤11）所得到的饱和频率作为ONDEMAND算法中的最高频率。其中应用的饱和频率基于应用运行时终端的活动特征的预测模型预测得到。本发明能够防止分配过多的计算资源却无法相应地提高用户体验，从而达到节能优化的效果；本发明能够达到根据用户体验精确降低功耗的效果。
-
公开(公告)号：CN104156267A
公开(公告)日：2014-11-19
申请号：CN201310177172.1
申请日：2013-05-14
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/50
CPC classification number: G06F9/5088 , G06F9/5066 , G06F15/7825
Abstract: 本发明实施例提供一种任务分配方法、任务分配装置及片上网络，该方法包括：确定待处理任务所包含的线程数量，在多核处理器构成的片上网络中确定连续的、与线程数量相等数量的多个空闲处理器核对应的片上路由器构成的连续区域。若此区域为非矩形区域，则确定由此区域扩展的矩形区域，若扩展的矩形区域内与非空闲处理器核连接的每一个片上路由器的预测流量未超过预设门限值，则将待处理任务的多个线程分配给区域中的空闲处理器核。本发明实施例提供的任务分配方法，借助已分配任务的边界路由器将非矩形区域扩展成规则的矩形区域，由于在任务分配时结合了区域形状的灵活性并采用XY路由，从而避免硬件开销大、网络吞吐量低、系统利用率低等问题。
-
公开(公告)号：CN104080122A
公开(公告)日：2014-10-01
申请号：CN201410300914.X
申请日：2014-06-27
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种适用于水下无线传感器网络的媒体访问控制方法及系统，方法包括：使水下无线传感器网络中所有节点时间同步，并使接收节点通过侦听周围邻居节点的通信包来建立该周围邻居节点的延迟图和通信过程表；根据该延迟图和通信过程表判断发起会话是否会引起冲突，如果不会，则发起会话，计算该周围邻居节点的剩余带宽及给该周围邻居节点应该分配的时隙数目；接收节点按照控制包的内容要求，向该周围邻居节点发送请求报文；该周围邻居节点根据该请求报文内容，发送数据包给该接收节点；该接收节点收到该数据包后，广播发送应答报文给该周围邻居节点。该协议能减少控制数据包的花销，提高信道时空复用率，提高信道利用率并提高通信效率。
-
公开(公告)号：CN102054100B
公开(公告)日：2012-09-19
申请号：CN201010594822.9
申请日：2010-12-17
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明公开了一种基于静态分析的RTL设计错误检测方法和系统。所述方法包括下列步骤：接收一个RTL设计源代码和相应的设计规范文件，根据待检测错误的类型并结合所述设计规范文件，构建对待测错误的检测标准并存储；针对待检测错误的类型，分模块遍历整个所述RTL设计源代码，通过词法分析、语法分析和静态语义分析提取待测错误的特征信息，对特征信息进行存储；判断所述待测错误的检测标准与特征信息是否匹配，若是，则结束待测设计的错误检测；否则，发送错误报告。
-
公开(公告)号：CN101852839B
公开(公告)日：2012-06-27
申请号：CN201010181640.9
申请日：2010-05-19
Applicant: 中国科学院计算技术研究所
IPC: G01R31/28
Abstract: 本发明涉及老化预测和超速时延测试双功能的系统和方法，系统包括：时钟信号生成模块，用于根据第一控制向量生成可编程时钟信号，根据第二控制向量生成多个测试时钟信号；工作模式及时钟选择模块，用于根据控制信号确定系统的工作模式，并在可编程时钟信号、系统功能时钟信号和测试时钟信号中选择，将选择的信号输入到目标电路的系统时钟树，以进行对应的工作模式的操作；工作模式包括，正常工作模式，老化预测模式，以及超速时延测试模式；电路响应捕获模块，用于在当前模式为老化预测模式时，在捕获区间捕获目标电路的响应，并根据是否在捕获区间内出现信号跳变而产生相应的报警信号。本发明能够进行超速时延测试和在线电路老化预测。
-
-
-
-
-
-
-
-
-
Search Results
225
records
(took 0.054 seconds)
