公开(公告)号：CN112397517A

公开(公告)日：2021-02-23

申请号：CN202010824227.3

申请日：2020-08-17

Applicant: 三星电子株式会社

Inventor： 申东石 ,  金志永 ,  安皓均 ,  李灿旻 ,  赵银珠 ,  金熙中 ,  慎重赞 ,  安泰炫 ,  崔贤根 ,  黄有商 ,  李基硕

IPC: H01L27/11521 ,  H01L27/11551 ,  H01L27/11568 ,  H01L27/11578

Abstract: 一种半导体存储器件包括：具有单元区域和接触区域的衬底，接触区域具有外围电路区域；在单元区域上的第一堆叠和第二堆叠；以及在外围电路区域上的第一外围晶体管。第一堆叠和第二堆叠中的每个包括：半导体图案，在垂直方向上堆叠在单元区域上；位线，在垂直方向上堆叠在单元区域上并分别连接到半导体图案的第一端，每条位线在相对于衬底的上表面的水平方向上从单元区域延伸到接触区域；以及字线，与半导体图案相邻地设置并在垂直方向上从衬底的单元区域延伸。第一外围晶体管设置在第一堆叠的位线和第二堆叠的位线之间。

公开(公告)号：CN112331663A

公开(公告)日：2021-02-05

申请号：CN202010756097.4

申请日：2020-07-31

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  安泰炫 ,  李基硕 ,  金根楠 ,  黄有商

IPC: H01L27/11551 ,  H01L27/11521 ,  H01L27/11578 ,  H01L27/11568

Abstract: 一种半导体存储器器件包括：堆叠，包括垂直地堆叠在衬底上的多个单元层，每个单元层包括在第一方向上延伸的位线和在与第一方向交叉的第二方向上从位线延伸的半导体图案；栅电极，沿着垂直地堆叠的半导体图案中的每个；垂直绝缘层，在栅电极上；停止物层；以及数据存储元件，分别电连接到半导体图案中的每个。数据存储元件中的每个包括：第一电极，电连接到半导体图案中的相应半导体图案；在第一电极上的第二电极；以及电介质层，在第一电极与第二电极之间。停止物层在垂直绝缘层与第二电极之间。

公开(公告)号：CN214505493U

公开(公告)日：2021-10-26

申请号：CN202120937988.X

申请日：2021-04-30

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  金恩知 ,  文钟淏 ,  文泂烈 ,  俞瀚植 ,  李基硕 ,  郑承宰 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提供了三维半导体存储器装置。所述三维半导体存储器装置可以包括：第一基底，包括位线连接区和字线连接区；单元阵列结构，位于第一基底上；第二基底，包括第一核心区和第二核心区，第一核心区与位线连接区叠置，第二核心区与字线连接区叠置；以及外围电路结构，位于第二基底上。因此，三维半导体存储器装置具有改善的可靠性和增大的集成密度。