公开(公告)号：CN109841595A

公开(公告)日：2019-06-04

申请号：CN201811432240.3

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  金光敏 ,  李俊镐 ,  姜赫镇 ,  金容宽 ,  韩相然 ,  朴世根

IPC: H01L23/538 ,  H01L21/768 ,  H01L21/762

Abstract: 提供了一种半导体存储器件和制造其的方法。该半导体存储器件可以包括：第一杂质掺杂区和第二杂质掺杂区，在半导体衬底中彼此间隔开；位线，电连接到第一杂质掺杂区并跨越半导体衬底；存储节点接触，电连接到第二杂质掺杂区；第一间隔物和第二间隔物，设置在位线与存储节点接触之间；以及气隙区，设置在第一间隔物与第二间隔物之间。第一间隔物可以覆盖位线的侧壁，第二间隔物可以与存储节点接触相邻。第一间隔物的顶端可以具有比第二间隔物的顶端的高度高的高度。

公开(公告)号：CN109841595B

公开(公告)日：2023-09-12

申请号：CN201811432240.3

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  金光敏 ,  李俊镐 ,  姜赫镇 ,  金容宽 ,  韩相然 ,  朴世根

IPC: H01L23/538 ,  H01L21/768 ,  H01L21/762

Abstract: 提供了一种半导体存储器件和制造其的方法。该半导体存储器件可以包括：第一杂质掺杂区和第二杂质掺杂区，在半导体衬底中彼此间隔开；位线，电连接到第一杂质掺杂区并跨越半导体衬底；存储节点接触，电连接到第二杂质掺杂区；第一间隔物和第二间隔物，设置在位线与存储节点接触之间；以及气隙区，设置在第一间隔物与第二间隔物之间。第一间隔物可以覆盖位线的侧壁，第二间隔物可以与存储节点接触相邻。第一间隔物的顶端可以具有比第二间隔物的顶端的高度高的高度。

公开(公告)号：CN102315218A

公开(公告)日：2012-01-11

申请号：CN201110183551.2

申请日：2011-06-30

Applicant: 三星电子株式会社

Inventor： 蔡教锡 ,  山田悟 ,  韩相然 ,  崔荣振 ,  金煜济

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/41 ,  H01L23/528

CPC classification number: H01L27/088 ,  H01L23/535 ,  H01L27/0207 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/4933 ,  H01L29/7833

Abstract: 本发明提供四晶体管布局、集成电路场效应晶体管和半导体器件。四晶体管布局可以包括定义有源区的隔离区，该有源区沿不同的第一方向和第二方向延伸。四个晶体管的公共源区从有源区的中心沿第一方向和第二方向两者延伸以定义有源区的在公共源区之外的四个象限。提供四个漏区，各个漏区在所述四个象限的相应一个中且与公共源区间隔开。最后，提供四个栅电极，各个栅电极在四个象限的相应一个中在公共源区与四个漏区中的相应一个之间。各个栅电极包括顶点以及第一延伸部分和第二延伸部分，该第一延伸部分从该顶点沿第一方向延伸，该第二延伸部分从该顶点沿第二方向延伸。

公开(公告)号：CN112151546B

公开(公告)日：2023-07-25

申请号：CN202010348098.5

申请日：2020-04-28

Applicant: 三星电子株式会社

Inventor： 慎重赞 ,  金志永 ,  金熙中 ,  安泰炫 ,  赵银珠 ,  崔贤根 ,  韩相然

IPC: H10B41/10 ,  H10B41/30 ,  H10B41/40 ,  H10B41/27 ,  H10B43/10 ,  H10B43/27 ,  H10B43/30 ,  H10B43/40

Abstract: 公开了一种半导体存储器件，其包括：堆叠结构，包括垂直地堆叠在衬底上的层，每个层包括在第一方向上延伸的位线和在第二方向上从位线延伸的半导体图案；栅电极，在穿透堆叠结构的孔中，并沿着半导体图案的堆叠延伸；垂直绝缘层，覆盖栅电极并填充孔；以及数据存储元件，电连接到半导体图案。数据存储元件包括第一电极和第二电极，第一电极在垂直绝缘层的第一凹陷中并具有其一端敞开的圆筒形状，第二电极包括在第一电极的圆筒中的第一突起和在垂直绝缘层的第二凹陷中的第二突起。

公开(公告)号：CN115643755A

公开(公告)日：2023-01-24

申请号：CN202210812817.3

申请日：2022-07-11

Applicant: 三星电子株式会社

Inventor： 姜钟仁 ,  崔峻荣 ,  洪润基 ,  金台勋 ,  吕晟溱 ,  韩相然

IPC: H10B12/00

Abstract: 提供了一种半导体器件。该半导体器件包括：衬底，包括单元区和核心区；边界元件分隔膜，设置在衬底内部并将单元区和核心区分开；以及位线，设置在单元区和边界元件分隔膜上并沿第一方向延伸，其中边界元件分隔膜包括第一区域和第二区域，以边界元件分隔膜的下侧为基准，边界元件分隔膜的第一区域的上侧的高度与边界元件分隔膜的第二区域的上侧的高度不同，位线设置在边界元件分隔膜的第一区域和第二区域上方。

公开(公告)号：CN114121968A

公开(公告)日：2022-03-01

申请号：CN202110483367.3

申请日：2021-04-30

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  金恩知 ,  文钟淏 ,  文泂烈 ,  俞瀚植 ,  李基硕 ,  郑承宰 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提供了三维半导体存储器装置。所述三维半导体存储器装置可以包括：第一基底，包括位线连接区和字线连接区；单元阵列结构，位于第一基底上；第二基底，包括第一核心区和第二核心区，第一核心区与位线连接区叠置，第二核心区与字线连接区叠置；以及外围电路结构，位于第二基底上。

公开(公告)号：CN114068573A

公开(公告)日：2022-02-18

申请号：CN202110829327.X

申请日：2021-07-22

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  文钟淏 ,  俞瀚植 ,  李基硕 ,  张诚桓 ,  郑承宰 ,  郑义撤 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11573 ,  H01L27/11578 ,  H01L27/11526 ,  H01L27/11551 ,  H01L21/768

Abstract: 半导体存储器件可以包括：外围电路结构，该外围电路结构包括在第一区域中集成在半导体衬底上的外围电路和设置在第二区域中的第一键区；堆叠，提供在外围电路结构的第一区域上，该堆叠包括在第一方向上延伸并垂直地堆叠的多条第一导电线；覆盖该堆叠的上绝缘层；提供在上绝缘层上的互连层；穿透插塞，与堆叠间隔开，并且被提供为穿透上绝缘层以将互连层连接到外围电路结构的外围电路；模制结构，提供在外围电路结构的第二区域上，并且在第一方向上与堆叠间隔开；以及穿透结构，提供为穿透模制结构并与第一键区垂直地重叠。

公开(公告)号：CN102315218B

公开(公告)日：2015-12-16

申请号：CN201110183551.2

申请日：2011-06-30

Applicant: 三星电子株式会社

Inventor： 蔡教锡 ,  山田悟 ,  韩相然 ,  崔荣振 ,  金煜济

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/41 ,  H01L23/528

CPC classification number: H01L27/088 ,  H01L23/535 ,  H01L27/0207 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/4933 ,  H01L29/7833

Abstract: 本发明提供四晶体管布局、集成电路场效应晶体管和半导体器件。四晶体管布局可以包括定义有源区的隔离区，该有源区沿不同的第一方向和第二方向延伸。四个晶体管的公共源区从有源区的中心沿第一方向和第二方向两者延伸以定义有源区的在公共源区之外的四个象限。提供四个漏区，各个漏区在所述四个象限的相应一个中且与公共源区间隔开。最后，提供四个栅电极，各个栅电极在四个象限的相应一个中在公共源区与四个漏区中的相应一个之间。各个栅电极包括顶点以及第一延伸部分和第二延伸部分，该第一延伸部分从该顶点沿第一方向延伸，该第二延伸部分从该顶点沿第二方向延伸。

公开(公告)号：CN114156270A

公开(公告)日：2022-03-08

申请号：CN202111043036.4

申请日：2021-09-07

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  权玟禹 ,  韩相然 ,  金尚元 ,  金俊秀 ,  申铉振 ,  李殷奎

IPC: H01L27/108

Abstract: 本发明提供一种半导体器件，该半导体器件包括：包括有源区的衬底、设置在衬底中的栅极沟槽中的栅极结构、设置在衬底上并在栅极结构的一侧电连接到有源区的位线以及设置在位线上并在栅极结构的另一侧电连接到有源区的电容器。栅极结构包括：设置在栅极沟槽的底表面和内侧表面上的栅极电介质层、在栅极沟槽的下部中设置在栅极电介质层上的导电层、在导电层的上表面上设置在栅极电介质层上的侧壁绝缘层、设置在导电层上的石墨烯层以及设置在石墨烯层上在侧壁绝缘层之间的掩埋绝缘层。

公开(公告)号：CN112750829A

公开(公告)日：2021-05-04

申请号：CN202010801170.5

申请日：2020-08-11

Applicant: 三星电子株式会社

Inventor： 慎重赞 ,  金昌圭 ,  金熙中 ,  慎一縡 ,  安泰炫 ,  李基硕 ,  赵银珠 ,  崔贤根 ,  朴成珉 ,  李雅蓝 ,  韩相然 ,  黄有商

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种三维半导体存储器装置。所述三维半导体存储器装置包括：第一半导体图案，第一半导体图案在基底上彼此竖直地分隔开，每个第一半导体图案包括彼此分隔开的第一端部和第二端部以及彼此分隔开以连接第一端部和第二端部的第一侧表面和第二侧表面；第一源/漏区和第二源/漏区，设置在每个第一半导体图案中并且分别与第一端部和第二端部相邻；沟道区，位于每个第一半导体图案中并且在第一源/漏区与第二源/漏区之间；第一字线，与第一侧表面和沟道区相邻并且竖直地延伸；以及栅极绝缘层，置于第一字线与第一侧表面之间。栅极绝缘层可以延伸，以置于第一源/漏区之间。