半导体器件
    2.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN118843321A

    公开(公告)日:2024-10-25

    申请号:CN202410025349.4

    申请日:2024-01-08

    IPC分类号: H10B53/30 H10B53/20

    摘要: 一种半导体器件包括:衬底;位线结构,位于所述衬底上,在第一方向上延伸,并且在第二方向上彼此间隔开;沟道,接触所述位线结构的上表面并且在所述第一方向和所述第二方向上彼此间隔开;上栅极结构,在所述第二方向上延伸并且围绕沿所述第二方向设置的所述沟道,所述上栅极结构在所述第一方向上间隔开;以及电容器结构,所述电容器结构包括:第一电容器电极,分别位于所述沟道上;电介质层,位于所述第一电容器电极上,所述电介质层包括铁电材料或反铁电材料;第二电容器电极,位于所述电介质层上;以及电容器板电极,位于所述第二电容器电极上,所述电容器板电极均在所述第二方向上延伸并且在所述第一方向上彼此间隔开。

    半导体存储器件
    3.
    发明公开

    公开(公告)号:CN118829205A

    公开(公告)日:2024-10-22

    申请号:CN202410170910.8

    申请日:2024-02-06

    IPC分类号: H10B12/00

    摘要: 提供了一种半导体存储器件,包括:衬底;基底绝缘膜,其位于衬底的上表面上;多个第一导电图案,其位于基底绝缘膜上并且彼此间隔开,其中,多个第一导电图案在第一方向上延伸;间隔物结构,其位于多个第一导电图案的每一个第一导电图案的侧表面上;阻挡金属膜,其位于间隔物结构的侧表面上,其中,阻挡金属膜延伸穿过基底绝缘膜以电连接到衬底;填充金属膜,其位于阻挡金属膜上,其中,填充金属膜填充多个第一导电图案中的相邻第一导电图案之间的空间的至少一部分;以及电容器结构,其位于填充金属膜上,其中,电容器结构电连接到填充金属膜。

    半导体器件和制造该半导体器件的方法

    公开(公告)号:CN118742030A

    公开(公告)日:2024-10-01

    申请号:CN202410208467.9

    申请日:2024-02-26

    IPC分类号: H10B12/00

    摘要: 一种半导体器件包括:下衬底;存储单元结构,包括:字线,在下衬底上;位线,设置在下衬底上并且与字线交叉;以及单元电容器,连接到下衬底;上衬底,具有与下衬底相邻的后侧以及与后侧相对的前侧;电路元件,设置在上衬底的前侧上,并且在竖直方向上与存储单元结构重叠;以及通孔,穿透上衬底,并且将存储单元结构和电路元件彼此电连接。

    半导体存储器件
    5.
    发明公开

    公开(公告)号:CN118742029A

    公开(公告)日:2024-10-01

    申请号:CN202410164971.3

    申请日:2024-02-05

    摘要: 一种具有改进的集成和电特性的半导体存储器件。所述半导体存储器件包括:外围栅极结构;第一外围连接结构,其位于所述外围栅极结构上;数据存储图案,其位于所述第一外围连接结构上;有源图案,其包括在第一方向上彼此相反的第一表面和第二表面以及在第二方向上彼此相反的第一侧壁和第二侧壁,所述有源图案的第一表面连接到所述数据存储图案并面向基板;位线,其位于所述有源图案上、连接到所述有源图案的所述第二表面、并在所述第二方向上延伸;字线,其位于所述有源图案的第一侧壁上并在第三方向上延伸;第二外围连接结构,其连接到所述位线;以及连接焊盘,其连接到所述第二外围连接布线。

    半导体装置
    6.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118678667A

    公开(公告)日:2024-09-20

    申请号:CN202410246255.X

    申请日:2024-03-05

    IPC分类号: H10B12/00

    摘要: 提供了一种半导体装置,所述半导体装置包括:有源区域,在基底中由器件隔离膜限定;字线,在基底中沿第一水平方向延伸;位线,在基底上沿与第一水平方向交叉的第二水平方向延伸;附加垫,设置在有源区域上;以及掩埋接触件,在附加垫上,其中,掩埋接触件通过附加垫电连接到有源区域,其中,附加垫包括在竖直方向上与字线叠置的第一表面和在竖直方向上与字线不叠置的第二表面,并且其中,第一表面在尖端处与第二表面相交。

    半导体器件
    7.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN118450700A

    公开(公告)日:2024-08-06

    申请号:CN202410142548.3

    申请日:2024-01-31

    摘要: 一种半导体器件包括:器件隔离部,在衬底上并限定沿第一方向和第二方向二维设置的有源区,有源区每个在第一方向上延伸;第一字线和第二字线,在第二方向上与有源区交叉并在第一方向上彼此相邻;第一杂质区,在第一字线和第二字线之间的有源区中;第二杂质区,在第一字线的一侧的有源区中并与第一杂质区间隔开;第一导电垫,与第一杂质区接触;第二导电垫,与第二杂质区接触;位线,在第一导电垫上并沿第一方向延伸;存储节点接触结构,在第二导电垫上;以及着落垫,在存储节点接触结构上。

    半导体器件及其制造方法
    8.
    发明公开

    公开(公告)号:CN118450699A

    公开(公告)日:2024-08-06

    申请号:CN202410095371.6

    申请日:2024-01-23

    IPC分类号: H10B12/00

    摘要: 一种半导体器件包括:在第一方向上延伸并且在与第一方向交叉的第二方向上布置的第一和第二有源图案,第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一和第二边缘部分;顺序提供在第一有源图案的第一边缘部分上的第一存储节点焊盘和第一存储节点接触;以及顺序提供在第二有源图案的第二边缘部分上的第二存储节点焊盘和第二存储节点接触。第一存储节点接触和第二存储节点接触中的每个包括金属材料。

    半导体存储器件
    9.
    发明授权

    公开(公告)号:CN109841630B

    公开(公告)日:2024-02-02

    申请号:CN201811284157.6

    申请日:2018-10-29

    摘要: 一种半导体存储器件包括堆叠结构,该堆叠结构包括垂直地堆叠在衬底上的多个层。所述多个层的每个包括顺序堆叠的第一电介质层、半导体层和第二电介质层、以及在第二电介质层中并在第一方向上延伸的第一导电线。该半导体存储器件还包括垂直地延伸穿过堆叠结构的第二导电线、以及在堆叠结构中并与第二导电线间隔开的电容器。半导体层包括在第一导电线与衬底之间在交叉第一方向的第二方向上延伸的半导体图案。第二导电线在沿第一方向彼此相邻的成对的半导体图案之间。每个半导体图案的一端电连接到电容器的第一电极。