-
公开(公告)号：CN110571230B
公开(公告)日：2024-12-31
申请号：CN201910148452.7
申请日：2019-02-27
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 一种图像传感器包括：基底，包括用于接收光并产生图像数据的传感器区域和与传感器区域相邻的焊盘区域；绝缘层，在基底上；下透明电极，在传感器区域中的绝缘层上；以及蚀刻停止层，在传感器区域和焊盘区域中的绝缘层上。蚀刻停止层可以包括氮化硅。下透明电极的最上表面相对于基底的高度可以基本上等于蚀刻停止层的上表面相对于基底的高度。
-
公开(公告)号：CN118785706A
公开(公告)日：2024-10-15
申请号：CN202410426129.2
申请日：2024-04-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 示例半导体器件包括堆叠在存储单元阵列区域上的位线结构和位线覆盖图案。所述器件还包括：外围栅极结构，所述外围栅极结构包括堆叠在外围电路区域上的外围栅极电介质层、外围栅电极、以及外围栅极覆盖图案。所述器件还包括：栅极间隔物，所述栅极间隔物位于所述外围栅极结构的侧表面上；第一外围层间绝缘层，所述第一外围层间绝缘层覆盖所述外围栅极结构和所述栅极间隔物；以及第一外围接触插塞，所述第一外围接触插塞穿透所述第一外围层间绝缘层。所述位线覆盖图案包括堆叠的下位线覆盖层和上位线覆盖层。所述上位线覆盖层的材料与所述第一外围层间绝缘层的材料相同。
-
公开(公告)号：CN118382289A
公开(公告)日：2024-07-23
申请号：CN202311261443.1
申请日：2023-09-26
Applicant: 三星电子株式会社
Abstract: 根据实施例的半导体存储器件包括：衬底；位线，位于衬底上并且沿第一方向延伸；沟道容纳绝缘层，位于衬底上，并且限定暴露位线并沿与第一方向交叉的第二方向延伸的沟道沟槽；沟道层，沿沟道沟槽的底表面和侧表面延伸并且接触位线；字线，位于沟道沟槽中并且沿第二方向延伸；栅绝缘层，位于沟道层与字线之间；以及电容器结构，位于沟道层上并且电连接到沟道层，其中沟道层具有氧化物半导体层和第一石墨烯层的双层结构。
-
公开(公告)号：CN115696914A
公开(公告)日：2023-02-03
申请号：CN202210811805.9
申请日：2022-07-11
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：包括单元区和外围区的基板、基板的单元区上的下电极、下电极的表面上的介电层、介电层上的硅锗层、堆叠在硅锗层上的金属板图案和抛光停止层图案、以及物理接触硅锗层的上表面的上接触插塞。上接触插塞可以具有比抛光停止层图案的上表面更远离基板的上表面。上接触插塞可以与金属板图案和抛光停止层图案间隔开。
-
公开(公告)号：CN109256370A
公开(公告)日：2019-01-22
申请号：CN201810762262.X
申请日：2018-07-12
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48
Abstract: 一种半导体器件可以包括：基板，包括单元阵列区域和TSV区域；绝缘层，设置在基板上并在TSV区域上具有凹陷区域；电容器，在单元阵列区域的绝缘层上；虚设支撑图案，设置在TSV区域的绝缘层上并且当在平面图中看时与凹陷区域交叠；以及TSV电极，穿过虚设支撑图案和基板。
-
Patent Agency Ranking
公开(公告)号：CN117352493A
公开(公告)日：2024-01-05
申请号：CN202310811938.0
申请日：2023-07-04
Applicant: 三星电子株式会社
IPC: H01L23/538 , H10B12/00
Abstract: 提供了一种包括互连结构的半导体器件。该半导体器件包括：下结构；中间绝缘结构，该中间绝缘结构位于下结构上；中间互连结构，该中间互连结构穿透中间绝缘结构；上绝缘结构，该上绝缘结构位于中间绝缘结构和中间互连结构上；以及上导电图案，该上导电图案穿透上绝缘结构并且电连接到中间互连结构，其中，中间绝缘结构包括中间蚀刻停止层和在该中间蚀刻停止层上的中间绝缘层，该中间绝缘层包括第一中间材料层和第二中间材料层，该第二中间材料层的上表面与第一中间材料层的上表面共面，该中间互连结构穿透第一中间材料层和中间蚀刻停止层，并且第一中间材料层的材料的介电常数高于第二中间材料层的材料的介电常数。
-
公开(公告)号：CN109256370B
公开(公告)日：2023-09-05
申请号：CN201810762262.X
申请日：2018-07-12
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48
Abstract: 一种半导体器件可以包括：基板，包括单元阵列区域和TSV区域；绝缘层，设置在基板上并在TSV区域上具有凹陷区域；电容器，在单元阵列区域的绝缘层上；虚设支撑图案，设置在TSV区域的绝缘层上并且当在平面图中看时与凹陷区域交叠；以及TSV电极，穿过虚设支撑图案和基板。
-
公开(公告)号：CN111430308B
公开(公告)日：2023-07-18
申请号：CN202010027445.4
申请日：2020-01-10
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B61/00 , H01L23/544
Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。
-
公开(公告)号：CN111430308A
公开(公告)日：2020-07-17
申请号：CN202010027445.4
申请日：2020-01-10
Applicant: 三星电子株式会社
IPC: H01L21/8242 , H01L21/8239 , H01L27/22 , H01L23/544
Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。
-
公开(公告)号：CN110854144A
公开(公告)日：2020-02-28
申请号：CN201910768375.5
申请日：2019-08-20
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 半导体装置包括：包括像素区和输入/输出区的衬底；延伸贯穿像素区中的衬底的像素隔离图案；置于开口内壁上的第一过孔，该开口延伸贯穿输入/输出区中的衬底，其中，第一过孔包括第一导电材料；置于像素隔离图案上的防干扰图案，其中，防干扰图案包括第二导电材料；和置于衬底上的第一绝缘间层。第一绝缘间层覆盖第一过孔和防干扰图案，并包括置于开口中的第一部分和置于开口外的第二部分。第一部分包括凹入的上表面，第二部分包括实质上平坦的上表面。该装置还包括置于第一绝缘间层第一部分上的抛光停止图案和置于抛光停止图案上的绝缘图案，其中，绝缘图案填充开口的剩余部分，绝缘图案包括与第一绝缘间层第二部分的上表面实质上共面的上表面。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.02 seconds)
