-
Patent Agency Ranking
公开(公告)号：CN109037215B
公开(公告)日：2024-03-12
申请号：CN201810475600.1
申请日：2018-05-17
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开一种半导体器件以及制造半导体器件的方法。所述半导体器件包括：第一逻辑单元及第二逻辑单元，在衬底上在第一方向上彼此相邻；栅极电极，在第一逻辑单元及第二逻辑单元的每一者中在第一方向上延伸；电源线，在第一逻辑单元与第二逻辑单元之间的边界处在第二方向上延伸；以及连接结构，将电源线电连接到第一逻辑单元的有源图案及第二逻辑单元的有源图案。连接结构位于电源线下方且从第一逻辑单元延伸到第二逻辑单元。连接结构的顶表面处于比栅极电极的顶表面的水平高度高的水平高度。在本发明的半导体器件中，单个连接结构可将电源线电连接到不同逻辑单元的源极/漏极区。由此，半导体器件的集成度可因此得到提高且制造可因此得到简化。
-
公开(公告)号：CN109326635B
公开(公告)日：2023-09-26
申请号：CN201810770377.3
申请日：2018-07-13
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括第一导电元件、顺序地设置在第一导电元件上的第一绝缘层和第二绝缘层、穿过第一绝缘层和第二绝缘层的导电通路。导电通路连接到第一导电元件。该半导体器件包括设置在第二绝缘层中沿着第一绝缘层的上表面从导电通路的一个侧表面延伸的通路延伸部分、以及设置在第二绝缘层上连接到通路延伸部分的第二导电元件。
-
公开(公告)号：CN112951821A
公开(公告)日：2021-06-11
申请号：CN202011400976.X
申请日：2020-12-02
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 一种半导体器件包括第一外部虚设区域和第二外部虚设区域以及位于所述第一外部虚设区域和所述第二外部虚设区域之间的电路区域。所述电路区域包括电路有源区和电路栅极线。每个外部虚设区域包括外部虚设有源区和与所述外部虚设有源区交叠并且与所述电路栅极线间隔开的外部虚设栅极线。所述外部虚设有源区具有在第一水平方向上延伸的线形形状，或包括隔离成彼此不直接接触并且在所述第一水平方向上顺序地延伸的有源部分的形状。所述电路有源区位于所述第一外部虚设有源区和所述第二外部虚设有源区之间，并且包括在所述第一水平方向上顺序地延伸的第一多个电路有源区以及在垂直于所述第一水平方向的第二水平方向上顺序地延伸的第二多个电路有源区。
-
公开(公告)号：CN109712974A
公开(公告)日：2019-05-03
申请号：CN201810907064.8
申请日：2018-08-10
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 提供了一种产生布局的方法和利用其制造半导体装置的方法，所述产生布局的方法包括：接收包括有源鳍的半导体装置的设计布局；从设计布局中提取有源鳍的设计规则；形成与有源鳍叠置的鳍线，使得鳍线具有比有源鳍的长度大的长度，其中，鳍线从与半导体装置的布局区域的一个边缘邻近的位置朝向另一边缘连续地延伸，并且形成在半导体装置的整个布局区域中；利用鳍线在半导体装置的整个布局区域中形成芯轴图案布局；利用有源鳍在半导体装置的整个布局区域中形成切割图案布局。
-
公开(公告)号：CN104576540B
公开(公告)日：2018-12-18
申请号：CN201410564455.6
申请日：2014-10-21
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/02 , H01L21/027
Abstract: 本发明提供了制造半导体器件的方法和用于实现该方法的计算系统。制造半导体器件的方法包括：形成靶层；在靶层上形成第一掩模以暴露第一区；随后在靶层上形成第二掩模以暴露在第一方向上与第一区分开的第二区；随后在暴露的第一区中形成第三掩模以将第一区分为在交叉第一方向的第二方向上彼此分开的第一子区和第二子区；和使用第一至第三掩模蚀刻靶层，使得第一子区和第二子区以及第二区被限定在靶层中。
-
-
-
-
Search Results
15
records
(took 0.023 seconds)
