-
公开(公告)号：CN110890364B
公开(公告)日：2024-03-08
申请号：CN201910859361.4
申请日：2019-09-11
申请人： 三星电子株式会社
IPC分类号： H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
-
公开(公告)号：CN105448910B
公开(公告)日：2021-02-26
申请号：CN201510595156.3
申请日：2015-09-17
申请人： 三星电子株式会社
IPC分类号： H01L27/088 , H01L29/423 , H01L23/52
摘要： 根据示例实施例，提供了半导体装置。所述半导体装置包括：基底，包括PMOSFET区和NMOSFET区；第一栅电极和第二栅电极，位于PMOSFET区上；第三栅电极和第四栅电极，位于NMOSFET区上；第一接触件和第二接触件，分别连接到第一栅电极和第四栅电极。第一栅极切口电极至第四栅极切口电极限定穿过第一栅电极与第三栅电极之间和第二栅电极与第四栅电极之间的栅极切口区。当从平面图观看时，第一接触件和第二接触件中的每个接触件的一部分与栅极切口区叠置。
-
-
公开(公告)号：CN101308812B
公开(公告)日：2011-09-07
申请号：CN200810099060.8
申请日：2008-05-16
申请人： 三星电子株式会社
IPC分类号： H01L21/768 , H01L21/8242 , H01L27/108 , H01L23/522
CPC分类号： H01L27/10888 , H01L21/76897 , H01L27/10855
摘要： 提供了制造具有自对准接触栓塞的半导体器件的方法。方法包括：在半导体基板上形成下绝缘层；在下绝缘层上形成相互平行的多个互连图案；形成上绝缘层，其被配置为填充在互连图案之间；以及，形成跨越多个互连图案的多个第一掩膜图案，多个第一掩膜图案中的第一掩膜图案在具有上绝缘层的半导体基板上相互平行。方法可以包括：形成第二掩膜图案，其自对准于多个第一掩膜图案并且位于多个第一掩膜图案中的第一掩膜图案之间，使用第一和第二掩膜图案和多个互连图案作为刻蚀掩膜，刻蚀上绝缘层和下绝缘层，以形成使半导体基板暴露的多个接触孔，并且在多个接触孔的相应接触孔中形成多个接触栓塞。还提供了半导体器件。
-
公开(公告)号：CN101232022B
公开(公告)日：2011-06-08
申请号：CN200810004580.6
申请日：2008-01-25
申请人： 三星电子株式会社
IPC分类号： H01L27/105 , H01L23/522 , H01L21/8239 , H01L21/768
CPC分类号： H01L27/10885 , H01L27/10814 , H01L27/10823 , H01L27/10876
摘要： 本发明提供一种包括阻挡绝缘层的半导体器件及其制造方法。该半导体器件包括：半导体衬底，包括多个有源区，其中有源区由器件隔离层定义且沿第一方向设置；多个位线电极，连接到所述有源区，其中每个所述位线电极沿第二方向延伸；以及多个第一阻挡绝缘层。每个所述第一阻挡绝缘层沿第三方向延伸，所述第一阻挡绝缘层中的至少一个设置于所述器件隔离层位于所述有源区中的两个之间的对应第一部分上，所述两个有源区沿第一方向相邻，所述第一方向与所述第二方向彼此不同。
-
公开(公告)号：CN118507382A
公开(公告)日：2024-08-16
申请号：CN202410176772.4
申请日：2024-02-08
申请人： 三星电子株式会社
摘要： 一种半导体生产系统，包括：第一腔室，其被配置为被设置为第一设置值并处理晶片；第二腔室，其被配置为被设置为第二设置值并处理在第一腔室中处理的晶片；和故障检测和分类(FDC建模模块)，其被配置为：训练第一FDC机器学习模型，以基于第一设置值和关于在第一腔室中处理的晶片感测的第一FDC值来生成关于第一腔室中的第一虚拟晶片的第一预测FDC值；以及训练第二FDC机器学习模型，以基于第二设置值和关于在第二腔室中处理的晶片感测的第二FDC值来生成关于第二腔室中的第二虚拟晶片的第二预测FDC值。
-
公开(公告)号：CN118248650A
公开(公告)日：2024-06-25
申请号：CN202310952826.7
申请日：2023-07-31
申请人： 三星电子株式会社
IPC分类号： H01L23/48 , H01L23/528 , H01L27/092
摘要： 提供了一种半导体装置。根据公开的半导体装置包括：基底，包括彼此相对且其间具有一定厚度的第一侧和第二侧；第一布线，设置在基底的第一侧上；第一虚设布线，设置在基底的第一侧上并与第一布线间隔开；第二布线，设置在基底的第二侧上；第二虚设布线，设置在基底的第二侧上并与第二布线间隔开；贯穿过孔，穿过基底并连接第一布线和第二布线；以及多个虚设贯穿过孔，穿过基底，其中，多个虚设贯穿过孔从第一布线和第二布线横向偏移并与第一布线和第二布线物理地分离，其中，多个虚设贯穿过孔中的至少一个虚设贯穿过孔的中心从第一虚设布线和第二虚设布线中的至少一条虚设布线的边缘横向偏移。
-
公开(公告)号：CN110277314A
公开(公告)日：2019-09-24
申请号：CN201910127992.7
申请日：2019-02-19
申请人： 三星电子株式会社 , 易案爱富科技有限公司
IPC分类号： H01L21/306 , H01L21/308 , C23C14/48
摘要： 提供了蚀刻SiGe前使用的预处理组合物，该组合物包括：酸；醇；具有化学式R-Si(R1)n(OR2)3-n的硅烷化合物，其中，R是(C3-C20)烷基、(C6-C12)芳基、(C6-C12)芳基(C3-C20)烷基或(C3-C20)烷基(C6-C12)芳基，R1是氢、羟基、卤素、(C1-C20)烷基、卤代(C1-C20)烷基、(C6-C12)芳基、(C6-C12)芳基(C1-C20)烷基或(C1-C20)烷基(C6-C12)芳基，R2是氢、(C1-C20)烷基、卤代(C1-C20)烷基、(C6-C12)芳基、(C6-C12)芳基(C1-C20)烷基或(C1-C20)烷基(C6-C12)芳基。
-
公开(公告)号：CN105448910A
公开(公告)日：2016-03-30
申请号：CN201510595156.3
申请日：2015-09-17
申请人： 三星电子株式会社
IPC分类号： H01L27/088 , H01L29/423 , H01L23/52
摘要： 根据示例实施例，提供了半导体装置。所述半导体装置包括：基底，包括PMOSFET区和NMOSFET区；第一栅电极和第二栅电极，位于PMOSFET区上；第三栅电极和第四栅电极，位于NMOSFET区上；第一接触件和第二接触件，分别连接到第一栅电极和第四栅电极。第一栅极切口电极至第四栅极切口电极限定穿过第一栅电极与第三栅电极之间和第二栅电极与第四栅电极之间的栅极切口区。当从平面图观看时，第一接触件和第二接触件中的每个接触件的一部分与栅极切口区叠置。
-
公开(公告)号：CN104347690A
公开(公告)日：2015-02-11
申请号：CN201410369696.5
申请日：2014-07-30
申请人： 三星电子株式会社
IPC分类号： H01L29/423 , H01L21/336
CPC分类号： H01L29/7851 , H01L27/0886 , H01L29/0649 , H01L29/1037 , H01L29/165 , H01L29/42392 , H01L29/66545 , H01L29/66818 , H01L29/7848 , H01L29/7853 , H01L2029/7858
摘要： 本发明提供了一种半导体器件，该半导体器件包括从衬底上突出的鳍部。鳍部包括基部、位于基部上的中间部和位于中间部上的沟道部。中间部的宽度小于基部的宽度而大于沟道部的宽度。栅电极覆盖沟道部的两个侧壁和上表面，器件绝缘图案覆盖基部的两个侧壁和中间部的两个侧壁。
-
-
-
-
-
-
-
-
-
搜索结果
29 条记录 (耗时 0.03 秒)
