-
公开(公告)号：CN111209228A
公开(公告)日：2020-05-29
申请号：CN202010008656.3
申请日：2020-01-02
Applicant: 上海航天计算机技术研究所
IPC: G06F12/0853 , G06F12/0895
Abstract: 本发明提供了一种加速多路星上载荷文件存储的方法，通过采用两级缓存和多线程流水作业的处理方法加速多路星上载荷文件的存储。在载荷数据接收线程中，第一级缓存利用循环队列和计数信号量相互配合，通过读写指针控制，不做区分的从外部接口接收各路载荷数据包。在载荷数据处理线程中，第二级缓存针对每一路载荷数据采用双缓存交替读写，同时配合状态机控制每个缓存的空、接收和存储状态。在载荷数据存储线程中，将状态为存储的缓存中的载荷数据按存储器页大小写入文件中存储。第一级缓存快速地接收下外部的多路载荷数据，第二级的双缓存乒乓操作，加速每路载荷文件数据的快速存储，充分利用处理器资源，达到加速多路星上载荷文件存储的效果。
-
公开(公告)号：CN111400211B
公开(公告)日：2022-08-12
申请号：CN202010267176.9
申请日：2020-04-07
Applicant: 上海航天计算机技术研究所
IPC: G06F13/24 , G06F11/30 , G06F9/4401
Abstract: 本发明提供了一种基于PCIe总线的通信方法及系统，应用在包含主控CPU、从设备FPGA、状态监控高可靠反熔丝FPGA、可控的主控CPU供电DC_DC模块，以及从设备FPGA启动程序存储芯片的通信系统中，方法包括：启动状态监控高可靠反熔丝FPGA、主控CPU，并建立从设备FPGA与主控CPU之间的PCIe连接；通过状态监控高可靠反熔丝FPGA对主控CPU和从设备FPGA之间的通信状态进行监控。从而通过状态监控高可靠反熔丝FPGA对整个PCIe总线通信系统状态监控、控制PCIe子设备与主设备的供电时序及系统重载，实现整个通信系统可靠性提升，并使系统具备故障恢复能力。
-
公开(公告)号：CN114817128A
公开(公告)日：2022-07-29
申请号：CN202210448261.4
申请日：2022-04-27
Applicant: 上海航天计算机技术研究所
IPC: G06F15/78 , G06F13/38 , G06F16/906 , H04B7/185
Abstract: 一种星载计算机系统，包括：星载微处理器，用于进行数据处理和整星控制；数据存储器，用于存储载荷数据；协处理器，与所述星载微处理器和所述数据存储器电连接，所述协处理器具有复数个数据收发通道并对所述载荷数据进行自动存储及转发。在通用处理器模块中集成了该通信协处理器，将星上通用处理器的接口数据管控功能交由协处理器完成，提升星上通用处理器的工作效率，同时节省星上平台计算资源。
-
公开(公告)号：CN109491821B
公开(公告)日：2022-07-01
申请号：CN201811323190.5
申请日：2018-11-06
Applicant: 上海航天计算机技术研究所
IPC: G06F11/07
Abstract: 本发明提供了一种抗单粒子翻转的加固系统及方法，包括：模式选择输入接口、位流存储器、加固系统控制器、软纠错控制器IP核、遥控遥测接口、现场可编程门阵列FPGA；其中：位流存储器，用于存储FPGA的位流，以对FPGA的配置、回读以及刷新操作提供源数据；加固系统控制器，用于加载FPGA的配置数据、完成接口协议转换，以及对软纠错控制器IP核的状态进行监控；软纠错控制器IP核，用于执行对FPGA配置的回读、检测及纠错操作。本发明通过采用软纠错控制器IP核实现了精确到帧的单粒子翻转错误实时监测及修正，将回读刷新对系统机能的影响降到最低，从而保证了新型Xilinx FPGA宇航应用的稳定性。
-
公开(公告)号：CN111541624A
公开(公告)日：2020-08-14
申请号：CN202010288931.1
申请日：2020-04-13
Applicant: 上海航天计算机技术研究所
IPC: H04L12/879 , H04L12/883
Abstract: 本发明提供了一种空间以太网缓存处理方法，包括以下步骤：S1：当数据链路层接收到网络数据包时，将其缓存在EMAC层的接收缓存中；S2：从接收到的网络数据中提取缓存描述符，存储在内部存储器中；S3：当有发送需求时，将网络数据从EMAC接收缓存区EDMA搬移至EMAC发送缓存区并通过PHY接口进行发送。该方法能够满足星载以太网大容量数据交换的特殊应用需求，无需将数据链路层的网络数据整体二次拷贝至内存中，突破星载处理器对高速网络交换数据的处理能力瓶颈，具有较强的实时数据交换和处理能力，可以有效兼顾多种网络信源，网络传输速率不限，与标准的TCP/IP协议具有良好的兼容性。
-
Patent Agency Ranking
公开(公告)号：CN111522427A
公开(公告)日：2020-08-11
申请号：CN202010336357.2
申请日：2020-04-24
Applicant: 上海航天计算机技术研究所
IPC: G06F1/3234
Abstract: 本申请公开了一种高功耗星载存储系统的供电控制方法，包括步骤：S1：电源模块为接口模块供电，且电源模块根据存储模块关机指令控制存储模块关机；S2：接口模块判断是否是首次上电，若否，执行步骤S8，若是，执行步骤S3；S3：接口模块向电源模块发送存储模块开机指令；S4：电源模块响应存储模块开机指令，并向存储模块供电；S5：接口模块向存储模块发送遥控指令，以使存储模块根据遥控指令进行工作；S6：待存储模块完成工作后，向接口模块发送关机需求信号；S7：接口模块接收到关机需求信号后，判断是否存在遥控指令，若是，返回步骤S5，若否，接口模块向电源模块发送存储模块关机指令，返回步骤S1。根据时机使存储模块开关机，解决功耗过大问题。
-
公开(公告)号：CN111209228B
公开(公告)日：2023-05-26
申请号：CN202010008656.3
申请日：2020-01-02
Applicant: 上海航天计算机技术研究所
IPC: G06F12/0853 , G06F12/0895
Abstract: 本发明提供了一种加速多路星上载荷文件存储的方法，通过采用两级缓存和多线程流水作业的处理方法加速多路星上载荷文件的存储。在载荷数据接收线程中，第一级缓存利用循环队列和计数信号量相互配合，通过读写指针控制，不做区分的从外部接口接收各路载荷数据包。在载荷数据处理线程中，第二级缓存针对每一路载荷数据采用双缓存交替读写，同时配合状态机控制每个缓存的空、接收和存储状态。在载荷数据存储线程中，将状态为存储的缓存中的载荷数据按存储器页大小写入文件中存储。第一级缓存快速地接收下外部的多路载荷数据，第二级的双缓存乒乓操作，加速每路载荷文件数据的快速存储，充分利用处理器资源，达到加速多路星上载荷文件存储的效果。
-
公开(公告)号：CN111427848A
公开(公告)日：2020-07-17
申请号：CN202010292816.1
申请日：2020-04-14
Applicant: 上海航天计算机技术研究所
IPC: G06F16/13
Abstract: 本发明提供了一种基于JSON实现高速星载文件系统的方法，包括以下步骤：S1：为当前星载嵌入式操作系统移植cJSON库，cJSON采用链表存储管理键/值对；S2：建立由若干字段组成的结构体，所述字段构成文件系统的节点属性，以为应用程序开发提供属性接口；S3：根据存储设备的容量和载荷数据大小划分所述存储设备的逻辑单元的数量和地址；S4：建立函数库；S5：采用C++的Vector容器记录文件的存储设备的逻辑单元地址信息。本发明利用cJSON库和C++容器，基于Vector实现固定大小高速载荷数据的管理，针对星载嵌入式系统，能够提高定长载荷数据的读写速度，对实现载荷数据的高速访问和存储提供技术途径。
-
公开(公告)号：CN111427616A
公开(公告)日：2020-07-17
申请号：CN202010302533.0
申请日：2020-04-16
Applicant: 上海航天计算机技术研究所
Abstract: 本发明提供了一种流量控制数据下传的星载软件设置方法，包括以下步骤：S1：设置读取数据线程的程序，按块大小读取需要下传的载荷数据，通过信号量与下传数据线程通信；S2：设置下传数据线程的程序，通过信号量与读取数据线程通信，在下传信号量后，启动下传流程；S3：设置高精度定时器，定时精度设为微秒，并设置下传控制周期为T微秒，T＞1，利用定时器时间进行一个周期内的数据流量控制；S4：将下传数据线程与一个处理器核绑定，将其他线程与另一个处理器核绑定；S5，设置反馈机制，下传数据线程的程序在接收到数据下传的流量控制信号后，根据指令进行动态提升或降低下传速率。该方法针对星载嵌入式系统，能够提高数据下传的精度，对实现载荷数据精确下传提供技术途径。
-
公开(公告)号：CN111400211A
公开(公告)日：2020-07-10
申请号：CN202010267176.9
申请日：2020-04-07
Applicant: 上海航天计算机技术研究所
IPC: G06F13/24 , G06F11/30 , G06F9/4401
Abstract: 本发明提供了一种基于PCIe总线的通信方法及系统，应用在包含主控CPU、从设备FPGA、状态监控高可靠反熔丝FPGA、可控的主控CPU供电DC_DC模块，以及从设备FPGA启动程序存储芯片的通信系统中，方法包括：启动状态监控高可靠反熔丝FPGA、主控CPU，并建立从设备FPGA与主控CPU之间的PCIe连接；通过状态监控高可靠反熔丝FPGA对主控CPU和从设备FPGA之间的通信状态进行监控。从而通过状态监控高可靠反熔丝FPGA对整个PCIe总线通信系统状态监控、控制PCIe子设备与主设备的供电时序及系统重载，实现整个通信系统可靠性提升，并使系统具备故障恢复能力。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.019 seconds)
