-
公开(公告)号：CN119093937A
公开(公告)日：2024-12-06
申请号：CN202411239092.9
申请日：2024-09-05
Applicant: 北京大学
Abstract: 本发明公开了一种逐次逼近闪存模数转换器及其运算方法，属于半导体CMOS超大规模集成电路中的存内计算技术领域。本发明逐次逼近闪存模数转换器一次操作完成N1比特的粗量化，通过N2步量化，对输入信号VIN进行粗量化再细量化，逐步缩短量化步长，每次量化的输出精度为N1比特，直至达到灵敏放大器的失调电压限制，即完成了N(N＝N1*N2)比特的量化。本发明数字控制逻辑简单，并且避免了二进制电容阵列的使用，其面积和功耗小于同精度的Flash ADC和SAR ADC。
-
公开(公告)号：CN119091944A
公开(公告)日：2024-12-06
申请号：CN202411150153.4
申请日：2024-08-21
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
IPC: G11C13/00
Abstract: 本发明公开一种新型存储器的读取方法，属于半导体和CMOS混合集成电路技术领域。本发明新型存储器为非易失性存储器，包括CMOS晶体管与阻变存储器，阻变存储器的底电极连接CMOS晶体管的漏端，阻变存储器为四端操作型器件，所述新型存储器的读取操作具体包括如下步骤：1)在晶体管的漏端(BL)进行器件的电初始化(FORMING)与置位(SET)步骤，在晶体管的源端(SL)进行重置(RESET)操作；2)控制晶体管的栅极施加开启电压，在SL端施加读取电压Vread，在BL端读取电流。本发明通过采用与RESET同向的读取方案，在采用大读取电压的前提，提高电流差窗口，同时有效抑制读干扰。
-
公开(公告)号：CN118943140A
公开(公告)日：2024-11-12
申请号：CN202410923757.1
申请日：2024-07-10
Applicant: 北京大学
IPC: H01L27/085 , H01L27/092 , H01L29/06 , H01L29/41 , H01L21/82 , H01L21/8238
Abstract: 本申请提供一种半导体结构、半导体结构的制备方法、器件及设备。半导体结构，包括：第一正面晶体管和第二正面晶体管；第一背面晶体管和第二背面晶体管；第一介质墙结构；第一正面晶体管和第二正面晶体管对称设置在第一介质墙结构的两侧；第二介质墙结构；第一背面晶体管和第二背面晶体管对称设置在第二介质墙结构的两侧；第一电源轨结构；第一电源轨结构与正面晶体管的源漏结构或背面晶体管的源漏结构连接；第二电源轨结构；第二电源轨结构与背面晶体管的源漏结构或正面晶体管的源漏结构连接；其中，第一电源轨结构和第二电源轨结构堆叠设置在第一介质墙结构和第二介质墙结构之间；第一电源轨结构的正投影和第二电源轨结构的正投影重叠。
-
公开(公告)号：CN118866051A
公开(公告)日：2024-10-29
申请号：CN202410845248.1
申请日：2024-06-27
Applicant: 北京大学
Abstract: 本发明公开一种CMOS后道工艺兼容的新型存储器的阵列架构及其制备方法，属于半导体(Semiconductor)和CMOS混合集成电路技术领域。本发明提出一种基于2T2S2R单元的新型三维存储阵列架构，各存储单元除一个晶体管外还额外拥有一个选通管(Selector)，可有效抑制写入串扰和额外读电流；将各单元通过水平方向的源线(SL)引出，读写电流无需经过较长的晶体管沟道；通过共源线(SL)的方法形成实质上的2T2S2R单元，减小SL的面积开销，从而提高集成密度，与平面1S1R阵列相比，本发明在不显著增大面积开销的同时引入晶体管，能大幅度降低1S1R阵列对于选通管非线性度的要求。
-
公开(公告)号：CN118839662A
公开(公告)日：2024-10-25
申请号：CN202410852094.9
申请日：2024-06-28
Applicant: 无锡北京大学电子设计自动化研究院
IPC: G06F30/398 , G06F30/23 , G06F119/08
Abstract: 本发明公开了一种集成芯片稳态热仿真方法，包括以下步骤：获取输入信息和相关参数，建立模型；对获取得到的输入信息进行粗、细粒度网格划分；在划分后的粗、细网格上依次建立方程并快速求解，进而获得每个细粒度网格的温度；更新热学参数，通过迭代细化，得到非线性和材料异质性的三维集成系统的多尺度温度分布；最后将得到的多尺度温度分布按照输入的模块布局信息整理输出到文件中，并进行可视化展示。本发明提供的一种集成芯片稳态热仿真方法，可以更加准确且高效地处理细粒度和多尺度的结构，并且有利于并行化；可以处理非线性热导率和非线性泄漏功耗，可以达到高精度和高效率。
-
Patent Agency Ranking
公开(公告)号：CN118714853A
公开(公告)日：2024-09-27
申请号：CN202410747550.3
申请日：2024-06-11
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
Abstract: 本发明公开了一种三维新型存储器阵列及其制备方法，属于半导体(Semiconductor)和CMOS混合集成电路技术领域，采用本发明可以实现三维1T1S1R阵列架构，从而能大幅度降低1S1R平面阵列对于选通管(Selector)非线性度的要求；并将1T1S1R阵列的存储密度提升到和目前NAND存储器相当的程度，远超过目前的1S1R阵列密度。
-
公开(公告)号：CN114093438B
公开(公告)日：2024-09-24
申请号：CN202111263213.X
申请日：2021-10-28
Applicant: 北京大学
Abstract: 本发明公开了一种基于Bi2O2Se的多模态库网络时序信息处理方法。该方法利用具有高电子迁移率且性质稳定的层状二维材料Bi2O2Se作为有效层沟道制备背栅场效应晶体管结构的多模态光热传感器，根据该器件对电脉冲、光脉冲、升温脉冲和降温脉冲的高维度、非线性的记忆衰退特性，实现了多模态库网络设计，通过该多模态库网络处理时序信息，训练成本低，且效率高、精度高。
-
公开(公告)号：CN113990953B
公开(公告)日：2024-09-24
申请号：CN202111247985.4
申请日：2021-10-26
Applicant: 北京大学
IPC: H01L29/786 , H01L29/24 , H01L21/34
Abstract: 本发明公开了一种基于Bi2O2Se的多模态布尔逻辑实现方法及其应用。本发明将Bi2O2Se纳米片转移到硅/高k衬底上作为沟道，通过CMOS兼容的工艺制备背栅场效应晶体管，该器件作为多模态光热传感器可以同时对光信号和热信号产生响应，通过光照和降温实现“AND”和“OR”逻辑操作，通过光照和升温实现“XOR”逻辑操作。利用该器件组成电路，通过以上布尔逻辑可实现对热点图的边缘检测，从而可以对具有光热特征的热点图进行预处理分类。
-
公开(公告)号：CN117998867B
公开(公告)日：2024-09-20
申请号：CN202311662690.2
申请日：2023-12-06
Applicant: 北京大学
Abstract: 本发明提供一种新型三维存储器阵列及制备方法，其中的三维存储器阵列包括呈阵列分布的存储单元；存储单元的一端与字线WL连接，另一端与位线BL连接，在每条字线WL的底部设置有对应的选通晶体管，字线WL的底部与选通晶体管的漏极连接；选通晶体管的栅极与栅线GL连接，选通晶体管的源极与源线SL连接；位线BL、字线WL、源线SL及栅线GL共同控制存储单元的状态。利用上述发明能够降低1S1R对于选通管非线性的要求，减低面积开销，提高阵列的密度及存储规模。
-
公开(公告)号：CN118571840A
公开(公告)日：2024-08-30
申请号：CN202410759412.7
申请日：2024-06-13
Applicant: 北京大学 , 北京知识产权运营管理有限公司
IPC: H01L21/822 , H01L21/8234 , H01L27/06 , H01L27/088
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，该方法包括：在衬底上以第一方向依次堆叠设置第一鳍状结构、中间介质层和第二鳍状结构；在第二方向上，刻蚀所述中间介质层位于所述第一晶体管的第一栅极区域中的至少一部分，以暴露所述第一鳍状结构的第一表面的至少一部分；基于暴露后的第一鳍状结构，形成所述第一晶体管；倒片并去除所述衬底；在所述第二方向上，刻蚀所述中间介质层位于所述第二晶体管的第二栅极区域中的至少一部分，以暴露所述第二鳍状结构的第二表面的至少一部分；基于暴露后的第二鳍状结构，形成所述第二晶体管。通过本申请，可以有效提高半导体结构的电学性能。
-
-
-
-
-
-
-
-
-
Search Results
1250
records
(took 0.031 seconds)
