-
公开(公告)号：CN118627566B
公开(公告)日：2024-11-12
申请号：CN202411104910.4
申请日：2024-08-13
Applicant: 南京大学
IPC: G06N3/067 , G06N3/065 , G06N3/045 , G06F18/25 , G06F18/2415 , G06F18/2431
Abstract: 本发明公开了一种加速ViT神经网络的异构存算装置及方法，属于硬件加速神经网络的领域。所述方法针对加速ViT神经网络的计算，利用光电存算一体器件阵列实现ViT神经网络中的固定数值的存储与运算，利用DRAM存算一体器件实现ViT神经网络中的不断变化的权重值的存储与运算，结合二者执行密集型矩阵向量乘运算的优势，减小器件面积的同时，还大幅缩减了运算单元反复访问片外存储导致的时间及功耗开销，从而加速了ViT神经网络的推理过程。
-
公开(公告)号：CN118098310A
公开(公告)日：2024-05-28
申请号：CN202410506320.8
申请日：2024-04-25
Applicant: 南京大学
Abstract: 本发明公开了一种基于超前补偿型跨阻放大器的光电存算阵列读出电路，属于集成电路领域。该电路使用单一高增益高带宽放大器，通过超前补偿型跨阻放大器中Rf、Cf构成的并联反馈电路形成低频零点，提供信号快速通路，针对光电存算阵列负载的阻容电路进行超前补偿，设置Cf≈Cs，使该零点对应时间常数达到微秒量级，实现零点与极点基本互相抵消，在确保稳定性的前提下兼备电流拷贝和电流电压转换两个功能，减少了模拟域累加读出电路中高增益高带宽放大器的数目，从而降低功耗开销，与现有的模拟域累加电路相比，在保持了高精度、小面积的基础上，降低了功耗，满足了基于光电存算单元的高能效比的神经网络加速需求。
-
公开(公告)号：CN116978976A
公开(公告)日：2023-10-31
申请号：CN202311148404.0
申请日：2023-09-06
Applicant: 南京大学
IPC: H01L31/113 , H01L31/0224 , H01L31/0352 , H01L31/18 , G06E3/00
Abstract: 本发明公开了一种高光电转换效率的光电计算单元，光电计算组件及光电计算单元的制备方法。所述的光电计算单元进行了大间距的源端和漏端设计，并使源端和漏端分别与栅极区域之间具有小梯度的离子掺杂浓度分布，使装置实现高水平的光输入效率。
-
公开(公告)号：CN116017184B
公开(公告)日：2023-07-21
申请号：CN202310321390.1
申请日：2023-03-29
Applicant: 南京大学
IPC: H04N25/75
Abstract: 本发明公开了一种基于反相器链跨阻放大器的复合介质栅双晶体管像素读出电路，属于集成电路领域。本发明的电路包括复合介质栅双晶体管光敏探测器像素、开关S1、斜坡发生器、反相器链跨阻放大器、驱动级和计数器，其中，复合介质栅双晶体管光敏探测器像素控制端连接斜坡发生器，第一端接地，第二端与反相器链跨阻放大器输入端连接；反相器链跨阻放大器的输出端与驱动级的输入端连接；驱动级的输出端作为计数器的使能信号。本发明的电路，规避了放大器直流工作电平不处于线性放大区间的问题，且不易受到输入端高频噪声的干扰，以实现对复合介质栅双晶体管光敏探测器实现高速、高精度的读出。
-
公开(公告)号：CN115799379A
公开(公告)日：2023-03-14
申请号：CN202211645057.8
申请日：2022-12-21
Applicant: 南京大学
IPC: H01L31/113 , H01L31/112
Abstract: 本发明公开了一种多栅的复合介质栅光敏探测器及工作方法。其光敏探测器包括形成在同一衬底上的感光晶体管和读取晶体管，感光晶体管和读取晶体管共用一个复合介质栅，复合介质栅包括第一底层介质层、电荷耦合层、顶层介质层和控制栅，读取晶体管设有源端和漏端，读取晶体管的衬底上还依次设有第二底层介质层和选择栅，第二底层介质层和选择栅与复合介质栅为独立的两部分。本发明光敏探测器的读出方式包括通过在线性区读电流的方式或者通过源跟随读电压的方式。本发明基于多栅结构的复合介质栅光敏探测器为传统的复合介质栅光敏探测器提供了降低噪声和多种读出方式和工作模式的选择，为复合介质栅光敏探测器在成像应用上提供了更多的选择和功能。
-
Patent Agency Ranking
公开(公告)号：CN115660059A
公开(公告)日：2023-01-31
申请号：CN202211271697.7
申请日：2022-10-18
Applicant: 南京大学
Abstract: 本发明公开了一种基于光电存算单元的神经网络加速系统及其方法。该系统包括光电存算单元阵列模块、阵列驱动模块、光输入模块、读出模块和处理模块，其中光电存算单元阵列模块与阵列驱动模块和读出模块相连接，阵列驱动模块位于光电存算单元阵列模块之前，读出模块位于光电存算单元阵列模块之后，处理模块设置在阵列驱动模块和光电存算单元阵列模块之间，或者设置在读出模块和光电存算单元阵列模块之间。本发明基于光电存算单元提供一种多功能、兼容性好、低功耗的神经网络加速系统，能够实现光电存算单元的复位、光输入、激励输入、读出和处理操作，解决了光电存算单元的系统级部署问题。
-
公开(公告)号：CN119380786A
公开(公告)日：2025-01-28
申请号：CN202411419196.8
申请日：2024-10-12
Applicant: 南京大学
Abstract: 本发明公开了一种基于三晶体管存储器的读出电路及方法。该读出电路包括三晶体管存储单元、传输门开关、CMOS反相器以及具备驱动能力的反相器链；三晶体管存储单元的输出端分别连接传输门开关的输入端和CMOS反相器的输入端；传输门开关的输出端分别连接至电平VP和CMOS反相器；CMOS反相器的输出端与反相器链的输入端连接，反相器链的输出端输出数字信号。本发明的电路结构简单、占用面积小、读出速度快、功耗低，适用于大规模存储器阵列的并行读出操作。
-
公开(公告)号：CN115799379B
公开(公告)日：2025-01-07
申请号：CN202211645057.8
申请日：2022-12-21
Applicant: 南京大学
IPC: H10F30/282 , H10F30/28
Abstract: 本发明公开了一种多栅的复合介质栅光敏探测器及工作方法。其光敏探测器包括形成在同一衬底上的感光晶体管和读取晶体管，感光晶体管和读取晶体管共用一个复合介质栅，复合介质栅包括第一底层介质层、电荷耦合层、顶层介质层和控制栅，读取晶体管设有源端和漏端，读取晶体管的衬底上还依次设有第二底层介质层和选择栅，第二底层介质层和选择栅与复合介质栅为独立的两部分。本发明光敏探测器的读出方式包括通过在线性区读电流的方式或者通过源跟随读电压的方式。本发明基于多栅结构的复合介质栅光敏探测器为传统的复合介质栅光敏探测器提供了降低噪声和多种读出方式和工作模式的选择，为复合介质栅光敏探测器在成像应用上提供了更多的选择和功能。
-
公开(公告)号：CN119181401A
公开(公告)日：2024-12-24
申请号：CN202411270889.5
申请日：2024-09-11
Applicant: 南京大学
IPC: G11C11/406
Abstract: 本发明公开了一种基于复合介质栅三晶体管存储器的刷新电路及方法。该刷新电路包括采样开关、复位电路、带正反馈回路的反相器链、输出开关和延时器；存储器的读出端通过采样开关与反相器链的输入端相连；复位电路位于采样开关和反相器链之间，并与反相器链的输入端相连；反相器链输出端通过输出开关与存储器的写入端相连；延时器的输出端分别与反相器链和输出开关相连。本发明的刷新电路利用存储器原有的读出和写入结构，完成刷新过程中的“感应存储值”和“重写入”操作，避免了额外的面积开销。
-
公开(公告)号：CN117519644A
公开(公告)日：2024-02-06
申请号：CN202311346483.6
申请日：2023-10-18
Applicant: 南京大学
Abstract: 本发明公开了一种基于光电存算单元的乘累加运算读出装置及其方法。其装置包括光电存算单元阵列、电压驱动模块、脉冲宽度调制产生模块和乘累加运算读出模块；其中，光电存算单元阵列由若干光电存算单元行列相连构成，用于存储权值矩阵；电压驱动模块、脉冲宽度调制产生模块和乘累加运算读出模块分别与光电存算单元阵列相连；电压驱动模块，用于产生光电存算阵列的工作电压；脉冲宽度调制产生模块，用于对权值阵列进行比特位调制；乘累加运算读出模块，用于实现乘累加运算。本发明的装置规避了持续的DC电流功耗及大的权重电容，保证计算精度的同时，避免了面积和功耗过多的消耗，具有能效高、速度快的优势。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.029 seconds)
