-
公开(公告)号：CN115132239A
公开(公告)日：2022-09-30
申请号：CN202110336625.5
申请日：2021-03-29
Applicant: 长鑫存储技术有限公司
IPC: G11C7/10 , G11C7/22 , G11C11/4093 , G11C11/4096 , G11C11/4076
Abstract: 本申请涉及一种数据传输电路及方法、存储装置，所述电路包括模式寄存器数据存储单元及阵列区数据存储单元，模式寄存器数据存储单元用于响应第一时钟信号而输出模式寄存器数据；阵列区数据存储单元的输出端与所述模式寄存器数据存储单元的输出端均连接于第一节点，阵列区数据存储单元用于响应第一指针信号接收阵列区数据，以及还用于响应第二指针信号输出所述阵列区数据。本申请能够精准控制模式寄存器数据、阵列区数据依次经由各自输出通道输出。
-
公开(公告)号：CN114187934A
公开(公告)日：2022-03-15
申请号：CN202010958693.0
申请日：2020-09-14
Applicant: 长鑫存储技术有限公司
IPC: G11C5/02 , G11C11/401 , G11C29/38
Abstract: 本申请实施例涉及一种半导体存储器，包括：多个存储阵列；至少一个校验模块，每个校验模块均与多个存储阵列相对应，校验模块用于校验对应的存储阵列的数据信息是否发生错误，每个校验模块均连接有一组全局数据总线；多个选通电路，选通电路分别与存储阵列和全局数据总线连接，选通电路用于控制连接的全局数据总线和存储阵列之间的数据传输路径的通断。本申请实施例的校验模块只需对实时进行读取的校验模块的数据信息进行校验，因此，本申请实施例的半导体存储器可以在采用较少数量的校验模块的情况下，确保每次数据信息的读取都进行了有效校验，从而提供了一种校验模块占据空间较小的半导体存储器。
-
公开(公告)号：CN115145466B
公开(公告)日：2025-02-25
申请号：CN202110333856.0
申请日：2021-03-29
Applicant: 长鑫存储技术有限公司
IPC: G06F3/06
Abstract: 本申请涉及一种数据传输电路、方法及存储装置，所述数据传输电路包括可控延迟模块及模式寄存器数据处理单元，可控延迟模块用于响应模式寄存器读命令而生成延迟读命令；模式寄存器数据处理单元用于响应所述模式寄存器读命令从模式寄存器读出设置参数，以及还用于响应所述延迟读命令而输出所述设置参数；其中，设置参数的输出起始时刻与可控延迟模块接收所述模式寄存器读命令的时刻之间的时间差为第一预设阈值。本申请能够控制响应模式寄存器读命令读出设置参数的时间，与响应阵列区数据读命令读出阵列区数据的时间匹配，并且能够满足不同类型半导体存储装置的工作参数需求，避免因工作环境影响导致数据传输通路出现控制错误。
-
公开(公告)号：CN116701044B
公开(公告)日：2025-01-10
申请号：CN202210173567.3
申请日：2022-02-24
Applicant: 长鑫存储技术有限公司
Inventor： 冀康灵
Abstract: 本公开提供一种数据传输电路以及应用于该数据传输电路的数据传输方法，数据传输电路包括：数据选通模块，与多个存储区块连接，且通过第一组数据总线连接低位数据端口，以及通过第二组数据总线连接高位数据端口，每组数据总线均包含奇数据线和偶数据线；纠错模块，每组所述数据总线均设置有所述纠错模块，所述纠错模块设置于所述奇数据线或所述偶数据线上，所述纠错模块用于对自所述低位数据端口或所述高位数据端口写入的数据进行纠错。本公开实施例可以减少数据传输电路中纠错模块的数量，节省数据传输电路的布局面积。
-
公开(公告)号：CN116705105B
公开(公告)日：2024-12-06
申请号：CN202210174060.X
申请日：2022-02-24
Applicant: 长鑫存储技术有限公司
IPC: G11C11/4096 , G11C11/413
Abstract: 本公开涉及半导体电路设计领域，特别涉及一种存储电路、数据传输电路和存储器，包括：平行于数据传输区域设置的至少一个存储结构，每一存储结构包括在第一方向上相邻设置的第一存储阵列和第二存储阵列，第一存储阵列与数据传输区域的距离小于第二存储阵列与数据传输区域的距离，第一方向为靠近数据传输区域的方向；第一存储阵列中包含读写模块和转发模块，第二存储阵列中包含读写模块，第一存储阵列基于第一存储阵列中的读写模块与数据传输区域进行数据交互，第二存储阵列基于第二存储阵列中的读写模块和第一存储阵列中的转发模块与数据传输区域进行数据传输，以提高存储器的读写数据传输效率，并保证数据传输的准确性。
-
Patent Agency Ranking
公开(公告)号：CN118866043A
公开(公告)日：2024-10-29
申请号：CN202310410893.6
申请日：2023-04-12
Applicant: 长鑫存储技术有限公司
IPC: G11C11/409
Abstract: 本发明涉及一种数据写入电路、存储器和数据写入方法。该数据写入电路包括：多级驱动模块，每一级驱动模块用于连接对应层级的多个存储阵列和下一级的驱动模块，用于驱动待写入数据传输至对应层级的多个存储阵列对应的数据路径上和/或下一级的驱动模块中；控制模块，连接每一级驱动模块，用于根据每一个存储阵列的写入控制信号，向待写入数据的目标存储阵列对应层级的驱动模块和/或下一级的驱动模块发送驱动控制信号，驱动控制信号用于调整驱动模块的驱动能力；其中，不同存储阵列对应的数据路径用于接收不同的写入控制信号，写入控制信号用于连通数据路径和对应的存储阵列。本发明可以降低时间匹配难度。
-
公开(公告)号：CN114360609B
公开(公告)日：2024-09-20
申请号：CN202011090399.9
申请日：2020-10-13
Applicant: 长鑫存储技术有限公司
Inventor： 冀康灵
Abstract: 本申请实施例涉及一种数据写入方法，数据写入方法，用于向存储器的存储阵列写入数据，所述数据写入方法包括：从所述存储阵列中的目标列读取旧数据；根据携带目标数据位信息的待写入数据更新所述旧数据，以生成新数据；写入所述新数据至所述目标列；其中，所述存储器包括多个数据列，数据需写入目标列，所述目标列包括多个所述数据列。基于上述多个步骤，本申请实施例的方法可以兼容于现有的存储器结构进行准确的数据写入，从而实现了一种无需设置额外的硬件结构的数据写入方法。
-
公开(公告)号：CN115132240B
公开(公告)日：2024-06-28
申请号：CN202110336656.0
申请日：2021-03-29
Applicant: 长鑫存储技术有限公司
IPC: G11C7/10 , G11C7/22 , G11C11/4093 , G11C11/4096 , G11C11/4076
Abstract: 本申请涉及一种数据传输电路、方法及存储装置，所述数据传输电路包括延迟模块及模式寄存器数据处理单元，延迟模块用于自接收模式寄存器读命令时刻起，延迟第一预设时间后，生成延迟读命令；模式寄存器数据处理单元与所述延迟模块连接，用于响应所述模式寄存器读命令从模式寄存器读出设置参数，以及还用于响应所述延迟读命令而输出所述设置参数。本申请通过设置第一预设时间能够控制响应模式寄存器读命令读出设置参数的时间，与响应阵列区数据读命令读出阵列区数据的时间匹配。
-
公开(公告)号：CN117912515A
公开(公告)日：2024-04-19
申请号：CN202211241702.X
申请日：2022-10-11
Applicant: 长鑫存储技术有限公司
IPC: G11C11/4063 , G11C11/4074 , G11C11/408
Abstract: 本公开实施例公开了一种行地址译码电路和存储器，行地址译码电路包括N个存储地址控制电路，N大于等于1。每个存储地址控制电路包括：控制信号生成模块。控制信号生成模块用于接收至少一个地址预译码信号，根据地址预译码信号，生成地址控制信号；控制信号生成模块包括低阈值电压晶体管。本公开实施例能够缩短行译码的时间，提高效率。
-
公开(公告)号：CN117790464A
公开(公告)日：2024-03-29
申请号：CN202211160024.4
申请日：2022-09-22
Applicant: 长鑫存储技术有限公司
IPC: H01L23/528 , H01L27/02
Abstract: 本公开实施例公开了一种半导体结构、存储器及版图结构，该半导体结构包括：高速电路模块，包括时钟信号，所述时钟信号的频率大于第一阈值；第一导电金属层，所述第一导电金属层包括多条沿第一方向延伸且间隔排布的电源导线，电连接所述高速电路模块；重布线层，位于所述第一导电金属层上，所述重布线层包括：多个电源焊盘，以及与所述电源焊盘连接的导电线；其中，所述电源焊盘位于所述高速电路模块的一侧，且所述电源焊盘的投影区域与所述高速电路模块不重叠；所述导电线包括反复弯折形成的第一导线区，所述第一导线区至少部分覆盖所述高速电路模块，所述导电线用于电连接所述电源导线与所述电源焊盘。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.037 seconds)
