-
公开(公告)号：CN113808651B
公开(公告)日：2024-08-06
申请号：CN202110224108.9
申请日：2021-03-01
申请人： 爱思开海力士有限公司
发明人： 崔亨进
摘要： 提供一种存储器装置及其控制方法。本公开涉及一种存储器装置，其可以包括：多个存储器单元，其联接到所选字线，并且要被编程为基于存储器单元的阈值电压而彼此区分的第一编程状态至第n编程状态中的一种；感测锁存器，其存储从联接到一个存储器单元的位线感测的数据；预锁存器，其存储预验证信息；以及多个数据锁存器，其存储要存储在一个存储器单元中的数据，其中，至少一个数据锁存器在第一编程状态至第n编程状态中的第一编程状态至阈值编程状态的验证操作期间存储关于主验证电压的主验证信息，直到阈值编程状态的验证操作通过为止，并且其中，在阈值编程状态的验证操作通过之后，预锁存器存储关于第n编程状态的主验证信息。
-
公开(公告)号：CN118412015A
公开(公告)日：2024-07-30
申请号：CN202410122988.2
申请日：2024-01-29
申请人： 三星电子株式会社
摘要： 提供了一种存储器件。该存储器件包括：第一单元区域，设置在第一层中并且包括第一位线和第一冗余位线；第二单元区域，设置在第二层中并且包括第二位线和第二冗余位线；外围区域，设置在第三层中并且包括第一页缓冲器和第二页缓冲器，第一页缓冲器被配置为分别连接到第一位线和第二位线，第二页缓冲器被配置为共同连接到第一冗余位线和第二冗余位线；以及控制电路，被配置为：基于第一位线有缺陷，用第一冗余位线替换第一位线；以及基于第二位线有缺陷，用第二冗余位线替换第二位线。
-
公开(公告)号：CN118335132A
公开(公告)日：2024-07-12
申请号：CN202410468807.1
申请日：2024-04-18
申请人： 杭州安顺爆破工程有限公司
摘要： 本发明提供了一种磁存储结构，涉及存储技术领域，该磁存储结构中的记录层包括至少两层高垂直磁性各向异性记录层，以及位于相邻两个高垂直磁性各向异性记录层之间的低垂直磁性各向异性记录层，当存储结构写入数据时，向第一字线施加第一电流，并向第一位线施加第二电流，产生第一方向上的自旋转移矩，该自旋转移矩改变高垂直磁性各向异性记录层与低垂直磁性各向异性记录层中的磁化状态，以使高垂直磁性各向异性记录层中的磁畴存储数据，低垂直磁性各向异性记录层中的磁畴壁分割开写入的不同数据，由于采用自旋转移矩存储数据，所以存储速度快，由于磁存储结构的数据存储数量与高垂直磁性各向异性记录层的层数相同，所以存储容量更大。
-
公开(公告)号：CN109697999B
公开(公告)日：2024-07-09
申请号：CN201811126074.4
申请日：2018-09-26
申请人： 三星电子株式会社
发明人： 辛贤真
摘要： 本公开提供了一种半导体存储器件，所述半导体存储器件包括：存储单元阵列，包括连接到多条位线的多个存储单元；控制信号生成电路，被配置为响应于所述半导体存储器件的第一工作温度而产生第一控制信号，并且响应于所述半导体存储器件的第二工作温度而产生第二控制信号；预充电电路，被配置为响应于使能信号而向所述多条位线中的第一位线提供预充电电流；以及升压电路，被配置为响应于所述使能信号而向所述第一位线提供升压电流，其中所述升压电流的幅值是对所述第一控制信号和所述第二控制信号之一的响应。
-
公开(公告)号：CN118302812A
公开(公告)日：2024-07-05
申请号：CN202280076803.8
申请日：2022-11-18
申请人： 普里露尼库斯新加坡私人有限公司
发明人： 张光汉
IPC分类号： G11C5/06 , G11C7/10 , G11C7/12 , G11C7/18 , G11C11/419
摘要： 本揭露涉及存储阵列的中继器。在一些实施例中，多个中继器可连接多个存储单元中的各个存储单元。每个中继器可以包含连接第一位元线的第一输入节点和连接第二位元线的第二输入节点；连接第一位元线的第一输出节点和连接第二位元线的第二输出节点；一对开关，连接第一位元线和第二位元线，用于接收输入信号的；交叉耦合的一组反相器，连接该对开关，用于处理该对开关接收到的输入信号，其中该对开关与交叉耦合的该组的反相器在第一位元线和第二位元线之间形成分流连接。
-
公开(公告)号：CN112216318B
公开(公告)日：2024-06-14
申请号：CN202010435754.5
申请日：2020-05-21
申请人： 爱思开海力士有限公司
摘要： 本申请提供一种竖直型存储器件。一种存储器件包括：第一存储单元区块，其包括位于衬底上方的第一多层级子字线；第二存储单元区块，其与第一存储单元区块横向间隔开，并且包括第二多层级子字线；第一子字线驱动器电路，其位于第一存储单元区块下方；以及第二子字线驱动器电路，其位于第二存储单元区块的下方，其中，第一子字线驱动器电路位于第一多层级子字线的端部下方，并且第二子字线驱动器电路位于第二多层级子字线的端部下方。
-
公开(公告)号：CN113793628B
公开(公告)日：2024-06-07
申请号：CN202110953114.8
申请日：2012-12-27
申请人： 英特尔公司
IPC分类号： G11C5/06 , G11C5/14 , G11C7/12 , G11C7/22 , G11C11/4074 , G11C11/4096 , G11C11/413 , G11C11/419
摘要： 本申请涉及电平移位器。描述了一种装置，包括成组耦合在一起的多个存储器阵列、本地写入辅助逻辑单元、和读取/写入本地列复用器，以使得由所述组中的所述本地写入辅助逻辑单元和所述读取/写入本地列复用器占用的面积小于在使用全局写入辅助逻辑单元和读取/写入全局列复用器时所占用的面积。描述了一种具有集成锁存器的双输入电平移位器。描述了一种装置，包括：写入辅助脉冲发生器，所述写入辅助脉冲发生器工作在第一电源上；一个或多个上拉器件，所述一个或多个上拉器件耦合到所述写入辅助脉冲发生器，所述一个或多个上拉器件工作在与所述第一电源不同的第二电源上；以及输出节点，输出节点用以向存储器单元提供电源。
-
公开(公告)号：CN113345487B
公开(公告)日：2024-06-07
申请号：CN202110626284.5
申请日：2021-06-04
申请人： 长江先进存储产业创新中心有限责任公司
发明人： 刘峻
摘要： 本发明实施例提供了一种存储器、存储器系统及存储器的制造方法。其中，所述存储器包括：第一半导体结构，所述第一半导体结构至少包括外围电路；第二半导体结构，所述第二半导体结构至少包括堆叠设置的相变存储单元阵列和阵列访问电路；内插器，所述内插器至少包括电连接的第一内插触点和第二内插触点；其中，所述第一半导体结构通过所述第一内插触点附接到所述内插器上；所述第二半导体结构通过所述第二内插触点附接到所述内插器上。
-
公开(公告)号：CN118116425A
公开(公告)日：2024-05-31
申请号：CN202311622812.5
申请日：2023-11-29
申请人： 美光科技公司
摘要： 本申请案涉及动态读取校准。一种系统包含：存储器装置，其具有多个单元；及处理装置，其用以执行包含以下的操作：识别各自连接到单元的子集的字线群组；及将指定电荷损失分类值指派给所述群组。所述操作还可包含选择页面级别、选择第一组单元、针对所述第一组单元确定第一数据状态度量的值、识别经充电到指定电荷状态的第二组单元及确定第二数据状态度量的值。所述操作还可包含维持所述第二数据状态度量的偏斜计数器、识别并更新读取参考电压偏移以及在读取操作中应用经更新读取参考电压偏移。
-
公开(公告)号：CN118098301A
公开(公告)日：2024-05-28
申请号：CN202311109155.4
申请日：2023-08-30
申请人： 爱思开海力士有限公司
摘要： 本申请涉及存储器装置及其操作方法。一种存储器装置包括：存储器单元阵列，其包括多个存储器单元；以及控制器，其被配置为重复地执行包括电压施加区间和验证区间的编程循环，直到针对已连接到已被选为编程目标的字线的单元的编程操作达到阈值电压电平，并且控制器被配置为在重复的编程循环当中，基于第一编程循环的验证区间中在已连接到被选字线的单元当中的已选为验证目标的各个单元的阈值电压电平与预目标电平之间进行比较的结果，来调整在第一编程循环之后的第二编程循环的电压施加区间中向被选字线施加的编程电压的电平的增幅。
-
-
-
-
-
-
-
-
-
搜索结果
1814 条记录 (耗时 0.032 秒)
