-
公开(公告)号：CN117812909A
公开(公告)日：2024-04-02
申请号：CN202310956522.8
申请日：2023-07-28
申请人： 爱思开海力士有限公司
IPC分类号： H10B12/00
摘要： 一种用于制造半导体器件的方法，其包括：在衬底之上形成堆叠体；在堆叠体的第一区中形成包括双间隔件的牺牲垂直结构；在堆叠体的第二区中形成包括单间隔件的分离狭缝，以与牺牲垂直结构间隔开；通过去除牺牲垂直结构，在堆叠体的第一区中形成垂直开口；以及形成填充垂直开口的垂直导电线。
-
公开(公告)号：CN116896874A
公开(公告)日：2023-10-17
申请号：CN202310268758.2
申请日：2023-03-15
申请人： 爱思开海力士有限公司
IPC分类号： H10B12/00
摘要： 本公开涉及半导体器件及其制造方法。一种半导体器件，包括：第一字线堆叠，其中第一字线竖直堆叠；第二字线堆叠，其中第二字线竖直堆叠；字线隔离狭缝，设置在第一字线堆叠和第二字线堆叠之间；以及第一竖直隔离层，设置在第一字线堆叠和第二字线堆叠之间并与字线隔离狭缝交叠。
-
公开(公告)号：CN116634762A
公开(公告)日：2023-08-22
申请号：CN202310180019.8
申请日：2023-02-17
申请人： 爱思开海力士有限公司
IPC分类号： H10B12/00
摘要： 一种用于制造半导体器件的方法，其包括：在衬底之上通过交替地堆叠多个半导体层和多个刻蚀阻挡层来形成堆叠体；通过对堆叠体的第一部分进行刻蚀来形成多个台阶以停止在刻蚀阻挡层处；通过对堆叠体的第二部分进行刻蚀来形成狭缝；通过狭缝用牺牲电介质层代替台阶的刻蚀阻挡层；用字线代替牺牲电介质层；以及形成耦接至字线的接触插塞。
-
公开(公告)号：CN114975616A
公开(公告)日：2022-08-30
申请号：CN202210144675.8
申请日：2022-02-17
申请人： 爱思开海力士有限公司
发明人： 金承焕
IPC分类号： H01L29/423 , H01L27/108
摘要： 本发明提供了一种高度集成的存储单元和包括该存储单元的半导体存储器件。根据本发明，一种半导体存储器件包括：存储单元阵列，其中多个存储单元垂直层叠至衬底，其中每个存储单元包括：位线，其垂直于衬底定向；电容器，其与位线横向间隔开；有源层，其横向定向于位线与电容器之间；以及字线和背栅，所述字线和背栅彼此面对，所述有源层插设在所述字线与所述背栅之间，以及其中，字线的边缘和背栅的边缘沿着存储单元的层叠方向具有阶梯形状。
-
-
-
公开(公告)号：CN115472609B
公开(公告)日：2024-08-23
申请号：CN202210652796.3
申请日：2022-06-08
申请人： 爱思开海力士有限公司
发明人： 金承焕
IPC分类号： H10B12/00
摘要： 本发明涉及一种半导体存储器件及其制造方法。半导体存储器件包括：有源层，其与衬底间隔开，在平行于衬底的方向上延伸，以及包括沟道；位线，其在垂直于衬底的方向上延伸以及接触有源层的第一端部；电容器，其接触所述有源层的第二端部；字线，其包括与位线相邻的高功函数电极和与电容器相邻的低功函数电极，低功函数电极具有比高功函数电极更低的功函数；第一栅介电层，其设置在低功函数电极与有源层之间；以及第二栅介电层，其设置在高功函数电极与有源层之间，第二栅介电层比第一栅介电层更薄。
-
公开(公告)号：CN118284033A
公开(公告)日：2024-07-02
申请号：CN202311211601.2
申请日：2023-09-19
申请人： 爱思开海力士有限公司
IPC分类号： H10B12/00
摘要： 本发明涉及一种半导体装置及其制备方法。所述半导体装置，包括：水平层，其与下部结构间隔开并且在平行于所述下部结构的方向上延伸；垂直导电线，其在垂直于所述下部结构的方向上延伸并耦接至所述水平层的一端；数据存储元件，其耦接至所述水平层的另一端；以及水平导电线，其在与所述水平层交叉的方向上延伸，其中所述水平导电线包括：第一功函数电极；第二功函数电极，其与所述垂直导电线相邻并且具有比所述第一功函数电极低的功函数；第三功函数电极，其具有比所述第一功函数电极低的功函数；第一阻挡层，其在第一功函数电极和第三功函数电极之间；以及第二阻挡层，其在第一功函数电极和第二功函数电极之间。
-
公开(公告)号：CN118250993A
公开(公告)日：2024-06-25
申请号：CN202311421663.6
申请日：2023-10-30
申请人： 爱思开海力士有限公司
IPC分类号： H10B12/00 , H01L23/528
摘要： 一种半导体器件，包括：成对的字线分离缝；字线堆叠，其被设置在成对的字线分离缝之间并且包括垂直地堆叠的多个字线；多个支撑件，其被设置在字线分离缝之间并且支撑字线堆叠；以及接触插塞，其与字线堆叠电连接。
-
公开(公告)号：CN117529089A
公开(公告)日：2024-02-06
申请号：CN202310943143.5
申请日：2023-07-28
申请人： 爱思开海力士有限公司
发明人： 金承焕
IPC分类号： H10B12/00
摘要： 提供一种半导体器件及其制造方法，该半导体器件包括：存储单元阵列，该存储单元阵列包括垂直导电线、水平导电线、以及数据储存元件；外围电路部分，该外围电路部分被设置在低于存储单元阵列的层级处；第一接合焊盘结构，该第一接合焊盘结构适于电连接存储单元阵列的垂直导电线和外围电路部分；以及上焊盘，该上焊盘被设置在高于存储单元阵列的层级处并且耦接到数据储存元件。
-
-
-
-
-
-
-
-
-
搜索结果
49 条记录 (耗时 0.033 秒)
