-
公开(公告)号：CN113065301B
公开(公告)日：2024-06-14
申请号：CN202110426087.9
申请日：2021-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/33
Abstract: 本发明提供一种提高超导集成电路工作范围的方法，包括：基于工作原理确定第一信号与第二信号的时序关系，其中，所述第二信号滞后于所述第一信号，并获取所述第一信号及所述第二信号的延时偏离范围；调整所述第一信号及所述第二信号的延时时间，确保所述第二信号的最小延时偏离时间大于所述第一信号的标准延时时间。本发明针对不确定度较大的超导工艺，能在较大程度上有效地提高集成电路的工作范围。
-
公开(公告)号：CN117881269A
公开(公告)日：2024-04-12
申请号：CN202211209042.7
申请日：2022-09-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H10N60/01
Abstract: 本发明提供一种分步刻蚀的约瑟夫森结制备方法，至少包括：1)提供衬底，于衬底表面依次沉积第一超导材料层、势垒层、第二超导材料层；2)利用光刻和显影工艺，在第二超导材料层表面形成第一光刻胶图形，将第一光刻胶图形作为掩模，刻蚀部分第二超导材料层，以形成上电极和覆盖势垒层的超导薄层，去除第一光刻胶图形；3)利用光刻和显影工艺，在上电极和超导薄层表面形成第二光刻胶图形，将第二光刻胶图形作为掩模，依次刻蚀超导薄层和势垒层，去除第二光刻胶图形；4)刻蚀第一超导材料层，以形成下电极。本发明在刻蚀势垒层之前，在其表面保留了很薄的一层超导材料层，可以隔绝光刻显影时势垒层与显影液的反应，避免生成黑色反应物。
-
公开(公告)号：CN113779924B
公开(公告)日：2023-09-12
申请号：CN202111093209.3
申请日：2021-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/394
Abstract: 本发明公开了一种超导集成电路的布线优化方法和装置、存储介质和终端，其中方法包括：基于待优化电路的版图信息和电路网表获取逻辑门坐标互连线，对所有坐标互连线进行布线运算，将布线成功的运算结果存储到预设数据库中，并将布线失败对应的坐标互连线添加到失败队列中；基于失败队列获取最优布线结果；再分别基于减少路径延时方式和/或增加路径延时方式对最优布线结果中的时钟互连线和信号互连线进行优化，得到待优化电路的优化布线结果。本发明实现了超导集成电路布局后的自动布线问题，降低设计成本，减少手动布线所带来的设计时间开销。
-
公开(公告)号：CN116566381A
公开(公告)日：2023-08-08
申请号：CN202310540285.7
申请日：2023-05-12
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K19/0175
Abstract: 本发明提供一种用于超导信号转换的接口电路包括：超导时钟模块将接收到的一路单磁通量子时钟信号复制成两路相同的单磁通量子时钟信号，分别作为接口电路的基准时钟以及用于校准的输出时钟；保护模块基于时钟基准对单磁通量子进行单向传输，并通过削弱回流电流对超导时钟模块进行隔离保护；超导量子干涉模块将单磁通量子与模拟信号转换成单磁通量子脉冲。本发明的用于超导信号转换的接口电路及装置，通过调节超导时钟模块、保护模块及超导量子干涉模块中的电感和约瑟夫森结的临界电流，使单磁通量子与模拟信号转换成单磁通量子脉冲，便于超导电路与室温半导体电路的互联，极大提高了信号传输的准确性与可靠性，增强了超导电路的延展性。
-
公开(公告)号：CN111244259B
公开(公告)日：2023-07-25
申请号：CN202010066840.3
申请日：2020-01-20
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供一种约瑟夫森结及超导量子干涉器件的制备方法，该约瑟夫森结的制备方法包括以下步骤：获取衬底；在衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层；采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理，于第一区域和第二区域的重叠部分形成第二约瑟夫森结区；第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1‑1微米。本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区，能够实现亚微米约瑟夫森结的制备。
-
Patent Agency Ranking
公开(公告)号：CN116209343A
公开(公告)日：2023-06-02
申请号：CN202310349785.2
申请日：2023-04-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种场效应超导约瑟夫森结器件及其制备方法，所述场效应超导约瑟夫森结器件包括：衬底、桥结左岸电极、桥结右岸电极、绝缘沟道、纳米桥、绝缘介质层及电压极；所述绝缘沟道将所述桥结左岸电极及所述桥结右岸电极相互隔离；所述纳米桥横跨所述绝缘沟道将所述桥结左岸电极与所述桥结右岸电极连接；所述绝缘介质层包覆所述纳米桥；所述电压极位于所述绝缘介质层上侧，向所述纳米桥施加调制电场。本发明提供的场效应超导约瑟夫森结器件及其制备方法能够解决现有约瑟夫森场结效应管临界电流过低，工作温度过低，无法应在超导集成电路中的问题。
-
公开(公告)号：CN115915908A
公开(公告)日：2023-04-04
申请号：CN202211405962.6
申请日：2022-11-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导集成电路器件的制备方法，在形成第三绝缘材料层时，先在第三超导材料层表面沉积一定厚度的绝缘材料形成第三绝缘材料层，由于第三绝缘材料层的厚度较大，因此其易在凸角处形成鼓包；接着，采用离子束刻蚀的方法去除具有第一厚度的第三绝缘材料层，从而消除鼓包；最后，在上述结构表面重新沉积具有第一厚度的绝缘材料，最终获得具有平整表面的第三绝缘材料层。本发明提供的超导集成电路器件的制备方法解决了在形成厚度较大的绝缘材料层时易产生的鼓包的问题，从而有效改善了超导集成器件电感层的刻蚀残留问题，避免了层内金属连接时容易产生的短路问题；且本发明提供的超导集成电路器件的制备方法操作简单，大大提高了生产效率。
-
公开(公告)号：CN114824054A
公开(公告)日：2022-07-29
申请号：CN202210226254.X
申请日：2022-03-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于VN的SNS约瑟夫森结及其制备方法，该基于VN的SNS约瑟夫森结的制备方法包括以下步骤，提供一衬底，采用直流反应磁控溅射于衬底上形成包括NbN底层膜、VN势垒层及NbN顶层膜的功能材料层，刻蚀功能材料层以形成包括底电极、VN结势垒层及顶电极的功能层，并形成覆盖功能层的显露表面及衬底的上表面的隔离层，于隔离层上形成第一接触孔及第二接触孔，并形成覆盖隔离层及填充第一接触孔与第二接触孔的配线层，刻蚀配线层以形成第一配线部及第二配线部。本发明通过采用直流反应磁控溅射方法形成低温下呈金属性的VN势垒层，以得到平整度高、成分稳定、电阻率稳定及均匀性好的VN结势垒层，提升约瑟夫森结的质量。
-
公开(公告)号：CN112050935B
公开(公告)日：2022-06-24
申请号：CN202010958801.4
申请日：2020-09-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明属于光探测技术领域，涉及一种超导纳米线单光子探测器及其制备方法。所述超导纳米线单光子探测器，包括：衬底；反射层，位于所述衬底表面；探测层，位于所述反射层表面，用于探测光子，所述探测层包括若干超导纳米线单元；匹配层，至少位于所述超导纳米线单元表面且包覆所述超导纳米线单元，至少用于降低所述超导纳米线单元的偏振消光比；通过在超导纳米线单光子探测器中设置包覆超导纳米线单元的匹配层，能够利用匹配层降低超导纳米线单光子探测器的偏振消光比，从而降低超导纳米线单光子探测器的偏振敏感性，扩大超导纳米线单光子探测器的应用领域，提高其探测的准确性和可重复性。
-
公开(公告)号：CN112038479B
公开(公告)日：2022-06-24
申请号：CN202010922048.3
申请日：2020-09-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种电感可调的超导量子器件及其制备方法，器件包括：衬底、金属电阻层、第一绝缘层、第一超导薄膜层、第二绝缘层和第二超导薄膜层，第一超导薄膜层被刻蚀形成超导量子器件的环路和引线结构，第二超导薄膜层被刻蚀形成约瑟夫森结区、第三绝缘层、第三超导薄膜层，其厚度小于其穿透深度，其被刻蚀形成输入线圈、第四绝缘层，其形成有第二过孔，用于连接金属电阻层和引出约瑟夫森结的顶电极、第四超导薄膜层，其被刻蚀形成配线层、反馈线圈和引线管脚。本发明将超导体动态电感引入到超导量子器件输入电感设计中，有效解决了目前几何电感带来的分布电容大、集成度低、大电感不易实现、且环路电感Ls难减小等问题。
-
-
-
-
-
-
-
-
-
Search Results
235
records
(took 0.057 seconds)
