-
公开(公告)号:CN111045979B
公开(公告)日:2023-12-19
申请号:CN201910288360.9
申请日:2019-04-11
申请人: 力晶积成电子制造股份有限公司
发明人: 陈冠州
IPC分类号: G06F15/173
摘要: 本发明提出一种基于存储器处理器的多处理架构及其操作方法。基于存储器处理器的多处理架构包括主处理器以及多个存储器芯片。多个存储器芯片包括多个处理单元以及多个数据储存区。所述多个处理单元以及所述多个数据储存区分别一对一地设置在所述多个存储器芯片中。所述多个数据储存区用以分担储存巨量数据集的多个子数据集。主处理器指派运算任务至所述多个存储器芯片的所述多个处理单元的其中之一,以使所述多个处理单元的其中之一存取对应的数据储存区,以依据所述多个子数据集的一部分执行运算任务。
-
公开(公告)号:CN117238932A
公开(公告)日:2023-12-15
申请号:CN202210691340.8
申请日:2022-06-17
申请人: 力晶积成电子制造股份有限公司
IPC分类号: H01L27/146
摘要: 本发明公开一种图像传感器及其形成方法。图像传感器包括基底、第一隔离结构、图像感测元件及第一和第二栅极结构。基底包括彼此相对的第一表面及第二表面。第一隔离结构设置于基底中且自第一表面延伸至基底中以界定像素区。图像感测元件设置于基底的像素区中且包括具有第一导电型的第一掺杂区和第四掺杂区及具有第二导电型的第二掺杂区和第三掺杂区。第一掺杂区自第二表面延伸至基底中。第四掺杂区自第一表面延伸至基底中。第二掺杂区围绕第一掺杂区且包括设置在第一掺杂区和第四掺杂区之间的部分。第三掺杂区设置在第二掺杂区和第四掺杂区之间。第一和第二栅极结构分别设置在基底的像素区中的第一表面上。
-
公开(公告)号:CN117238898A
公开(公告)日:2023-12-15
申请号:CN202210691367.7
申请日:2022-06-17
申请人: 力晶积成电子制造股份有限公司
IPC分类号: H01L23/64 , H01L23/48 , H10N97/00 , H01L21/768
摘要: 本发明公开一种半导体结构及其制造方法,其中该半导体结构包括基底、基底穿孔、第一绝缘层、隔离结构与电容器。基底包括彼此相邻的基底穿孔区与排除区域。基底穿孔位于基底穿孔区的基底中。第一绝缘层位于基底穿孔与基底之间。隔离结构位于排除区域的基底中。在隔离结构中具有多个沟槽。电容器位于隔离结构上与多个沟槽中。
-
公开(公告)号:CN116741797A
公开(公告)日:2023-09-12
申请号:CN202210271075.8
申请日:2022-03-18
申请人: 力晶积成电子制造股份有限公司
IPC分类号: H01L29/06 , H01L29/40 , H01L29/41 , H01L29/423 , H01L21/336
摘要: 本发明公开一种半导体结构以及埋入式场板结构的制造方法。半导体结构包括基底、多个埋入式场板结构以及栅极。基底包括第一表面以及与第一表面相对的第二表面。埋入式场板结构包括导电结构以及围绕导电结构的绝缘结构。导电结构包括沿垂直于基底的第一表面的方向上安置的多个部分,且平行于基底的第一表面的方向上的多个部分具有不同的宽度。
-
公开(公告)号:CN116528591A
公开(公告)日:2023-08-01
申请号:CN202210104926.X
申请日:2022-01-28
申请人: 力晶积成电子制造股份有限公司
IPC分类号: H10B80/00 , H01L23/48 , H01L21/768 , H01L21/98
摘要: 本发明公开一种半导体封装结构及其制作方法,其中该半导体封装结构包括控制单元与存储单元。控制单元包括垂直堆叠的第一晶片与第二晶片。存储单元设置于控制单元的第二晶片上。存储单元包括垂直堆叠的多个第三晶片与第四晶片。存储单元在半导体封装结构的法线方向上重叠于控制单元。
-
公开(公告)号:CN116525673A
公开(公告)日:2023-08-01
申请号:CN202210115713.7
申请日:2022-02-07
申请人: 力晶积成电子制造股份有限公司
IPC分类号: H01L29/78 , H01L29/423
摘要: 本发明公开一种晶体管结构,包括基底、隔离结构、第一栅极、第二栅极、介电间隙壁与导电间隙壁。隔离结构设置在基底中。第一栅极设置在基底上。第一栅极与基底彼此电性隔离。第二栅极设置在隔离结构上。第一栅极与第二栅极彼此分离且彼此电性隔离。介电间隙壁围绕第一栅极的侧壁与第二栅极的侧壁。导电间隙壁设置在介电间隙壁上,且围绕第一栅极的侧壁与第二栅极的侧壁。第二栅极与导电间隙壁彼此电连接。
-
公开(公告)号:CN116259342A
公开(公告)日:2023-06-13
申请号:CN202210092620.7
申请日:2022-01-26
申请人: 力晶积成电子制造股份有限公司
摘要: 本发明提供一种具有高数据频宽的存储器装置。存储器装置包括至少一存储器芯片以及逻辑芯片。所述至少一存储器芯片各包括一存储器阵列、多个位线以及多个数据路径。所述多个数据路径分别与所述多个位线相对应。所述多个数据路径的数量等于或少于所述多个位线的数量。逻辑芯片的多个数据传输端以一对一方式与所述至少一存储器芯片的所述多个数据路径电连接。所述多个数据传输端的数量等于所述至少一存储器芯片的所述多个数据路径的总数。
-
-
公开(公告)号:CN116193849A
公开(公告)日:2023-05-30
申请号:CN202111644536.3
申请日:2021-12-30
申请人: 力晶积成电子制造股份有限公司
发明人: 蔡佳宏
IPC分类号: H10B12/00 , H01L29/423
摘要: 本发明公开一种动态随机存取存储器结构,包括至少一个存储单元。存储单元包括基底、栅极结构、第一电容器、第一位线结构、第二电容器与第二位线结构。基底具有相对的第一面与第二面。栅极结构贯穿基底。第一电容器位于基底的第一面上。第一位线结构位于基底的第二面上。第二电容器位于基底的第二面上。第二位线结构位于基底的第一面上。
-
公开(公告)号:CN111524894B
公开(公告)日:2023-05-05
申请号:CN201910136912.4
申请日:2019-02-25
申请人: 力晶积成电子制造股份有限公司
发明人: 张文岳
IPC分类号: H10B41/30
摘要: 本发明公开一种存储器结构及其制造方法。在所述存储器结构中,第一介电层位于基底上;栅极堆叠结构位于第一介电层上;栅极堆叠结构包括字符线、抹除栅极与第二介电层;第二介电层位于字符线与抹除栅极之间;第三介电层位于栅极堆叠结构的表面上;浮置栅极位于栅极堆叠结构之间,且各自位于对应的栅极堆叠结构的侧壁上;浮置栅极的顶面低于抹除栅极的顶面;第四介电层覆盖第一介电层、第三介电层与浮置栅极;控制栅极位于浮置栅极之间的第四介电层上;掺杂区位于栅极堆叠结构的两侧的基底中。
-
-
-
-
-
-
-
-
-