公开(公告)号：CN118829229A

公开(公告)日：2024-10-22

申请号：CN202310488313.5

申请日：2023-05-04

申请人： 力晶积成电子制造股份有限公司

发明人： 施俊宏 ,  陈旻政

IPC分类号： H10B51/30

摘要： 本发明公开一种铁电存储器结构，包括基底、第一导线、第一介电层、通道柱、第二导线、栅极柱、第二介电层与铁电材料层。第一导线位于基底上。第一介电层位于第一导线上。通道柱位于第一导线上，且位于第一介电层中。第二导线位于第一介电层与通道柱上。栅极柱穿过第二导线，且位于通道柱中。第二介电层位于栅极柱与第一导线之间、栅极柱与通道柱之间以及栅极柱与第二导线之间。铁电材料层位于栅极柱与第二介电层之间。

公开(公告)号：CN118824868A

公开(公告)日：2024-10-22

申请号：CN202310487485.0

申请日：2023-05-04

申请人： 力晶积成电子制造股份有限公司

发明人： 吴俊甫 ,  李世平 ,  霍育群 ,  宋志峰 ,  蔡明睿

IPC分类号： H01L21/50 ,  H01L21/683

摘要： 本发明公开一种晶片的处理方法，包括以下步骤。在第一晶片上形成离型层。在第二晶片上形成粘着层。第一晶片与第二晶片中的一者为元件晶片。元件晶片包括有效晶粒区与修整区。利用搬运器将第一晶片放置于第二晶片上，而使得离型层与粘着层彼此接合，且粘着层完整涵盖有效晶粒区。在将第一晶片放置于第二晶片上的过程中，搬运器直接搬动第一晶片。

公开(公告)号：CN118778345A

公开(公告)日：2024-10-15

申请号：CN202310402138.3

申请日：2023-04-14

申请人： 力晶积成电子制造股份有限公司

发明人： 钱奎羽 ,  麦永庆 ,  叶信杏 ,  林嘉祺 ,  赖俊丞

IPC分类号： G03F1/36

摘要： 本发明公开一种光掩模结构的设计方法，包括以下步骤。提供第一布局图案。在第一布局图案旁加入辅助图案。进行光学邻近修正，而将第一布局图案转变成第二布局图案，其中辅助图案具有邻近于第二布局图案的相邻部，相邻部与第二布局图案之间的第一距离小于安全距离，且安全距离为在光刻制作工艺中防止辅助图案被转印至光致抗蚀剂层的距离。在进行光学邻近修正之后，将相邻部进行偏移，而将第一距离加大至第二距离，其中第二距离大于或等于安全距离。

公开(公告)号：CN112242432B

公开(公告)日：2024-08-30

申请号：CN201910693360.7

申请日：2019-07-30

申请人： 力晶积成电子制造股份有限公司

发明人： 苏洪毅 ,  何昌瑾 ,  蒋永康

IPC分类号： H01L29/06 ,  H01L29/423 ,  H01L29/49 ,  H01L21/336 ,  H01L29/78

摘要： 本发明公开一种遮蔽栅金属氧化物半导体场效晶体管及其制造方法，其中该遮蔽栅金属氧化物半导体场效晶体管，包括具有第一导电态的一外延层、位于外延层中的数个沟槽、位于沟槽内的遮蔽栅极、位于沟槽内的遮蔽栅极上的控制栅极、位于遮蔽栅极与外延层之间的一绝缘层、位于控制栅极与外延层之间的一栅极氧化层、位于遮蔽栅极与控制栅极之间的栅间氧化层、位于沟槽底部的外延层内的一第一掺杂区与位于沟槽底部与第一掺杂区之间的一第二掺杂区。所述第一掺杂区具有第二导电态，所述第二掺杂区具有所述第一导电态，通过所述第二掺杂区的存在来减少漏电路径，以改善击穿电压。

公开(公告)号：CN118524701A

公开(公告)日：2024-08-20

申请号：CN202310175519.2

申请日：2023-02-28

申请人： 力晶积成电子制造股份有限公司

发明人： 黄彦智

IPC分类号： H10B12/00

摘要： 本发明公开一种半导体结构及其形成方法。半导体结构包括基底、隔离结构以及多个字线结构。基底包括阵列排列的多个主动区。隔离结构自基底的表面延伸至基底中以界定多个主动区。多个字线结构埋设于基底中、在第一方向上延伸穿过多个主动区，且在不同于第一方向的第二方向上排列。多个字线结构中的每一者包括主体部以及多个延伸部。多个延伸部自主体部的相对两侧壁延伸至相邻的两个主动区之间的隔离结构中。

公开(公告)号：CN118522633A

公开(公告)日：2024-08-20

申请号：CN202310175528.1

申请日：2023-02-28

申请人： 力晶积成电子制造股份有限公司

发明人： 徐懋腾 ,  李世平 ,  彭国通

IPC分类号： H01L21/266 ,  H01L29/06

摘要： 本发明公开一种半导体结构的制造方法，包括以下步骤。提供基底。基底包括第一导电型的区域。在基底上形成图案化光致抗蚀剂层。图案化光致抗蚀剂层包括彼此分离的主体部与分离部。利用图案化光致抗蚀剂层作为掩模，对基底进行离子注入制作工艺，而在第一导电型的区域中形成阱区。阱区具有第二导电型。主体部与分离部邻近于阱区的同一个末端。

公开(公告)号：CN118366988A

公开(公告)日：2024-07-19

申请号：CN202310100526.6

申请日：2023-02-07

申请人： 力晶积成电子制造股份有限公司

发明人： 林孟汉

IPC分类号： H01L27/088 ,  H01L21/8234

摘要： 本发明提供一种半导体装置及一种形成半导体装置的方法。半导体装置包括基底、元件隔离结构、第一元件、第二元件及第三元件、绝缘层以及第一虚设栅极结构。基底包括第一主动区、第二主动区和第三主动区。元件隔离结构在基底中界定第一主动区、第二主动区以及第三主动区。第一元件和第二元件分别埋设于基底的第一主动区和第二主动区中。第三元件设置在基底的第三主动区上。绝缘层设置在基底上且包括覆盖第一元件的第一部分、覆盖第二元件的第二部分及环绕第三元件的一部分的第三部分。第一部分的水平面积大于第三部分的水平面积。第一虚设栅极结构设置于第一主动区上且嵌置于绝缘层的第一部分中。

公开(公告)号：CN111916452B

公开(公告)日：2024-07-19

申请号：CN201910417590.0

申请日：2019-05-20

申请人： 力晶积成电子制造股份有限公司

发明人： 陈昱安 ,  陈仕祥 ,  李世平 ,  林以秾 ,  吴柏毅 ,  韩承佐 ,  蔡博安

IPC分类号： H01L27/105

摘要： 本发明公开一种存储器结构及其制造方法，该存储器结构包括第一晶体管、第二晶体管、隔离结构以及电容器。所述第一晶体管与所述第二晶体管设置于基底上。所述隔离结构设置于所述第一晶体管与所述第二晶体管之间的所述基底中。所述电容器设置于所述第一晶体管与所述第二晶体管之间。所述电容器包括主体部分、第一延伸部分以及第二延伸部分。所述第一延伸部分自所述主体部分延伸至所述隔离结构的一侧的所述基底中且与所述第一晶体管的源极/漏极区连接。所述第二延伸部分自所述主体部分延伸至所述隔离结构的另一侧的所述基底中且与所述第二晶体管的源极/漏极区连接。所述第一延伸部分的宽度与所述第二延伸部分的宽度自所述隔离结构的顶面朝下减小。

公开(公告)号：CN118301932A

公开(公告)日：2024-07-05

申请号：CN202310078132.5

申请日：2023-01-18

申请人： 力晶积成电子制造股份有限公司

发明人： 张文岳

IPC分类号： H10B12/00

摘要： 本发明公开一种动态随机存取存储器元件及其制造方法，其中所述动态随机存取存储器元件包括基底、多条字线、多条位线以及多个存储器元件层。多条字线朝第一方向延伸。多条位线朝第二方向延伸，其中第二方向与第一方向正交。多个存储器元件层设置于基底上且在基底的法线方向上堆叠，其中多个存储器元件层中的每一者包括多个存储单元以及电容器电压传输线。多个存储单元包括薄膜晶体管以及电容器，其中多个存储单元中的每一者与相应的字线以及相应的位线电连接。电容器电压传输线与电容器电连接，其中多条字线或多条位线与电容器电压传输线朝相同方向延伸。

公开(公告)号：CN111415933B

公开(公告)日：2024-06-21

申请号：CN201910079079.4

申请日：2019-01-28

申请人： 力晶积成电子制造股份有限公司

发明人： 廖宏魁 ,  刘振强 ,  时国昇 ,  施咏尧 ,  徐铭聪

IPC分类号： H01L27/092 ,  H01L21/8238

摘要： 本发明公开一种半导体元件及其制造方法，该半导体元件包括基底、隔离结构、阻障结构、第一导体层、第二导体层、第一栅介电层以及第二栅介电层。基底具有第一区与第二区。阻障结构位于隔离结构上。第一导体层位于第一区上。第二导体层位于第二区上。第一栅介电层位于第一导体层与第一区的基底之间。第二栅介电层位于第二导体层与第二区的基底之间。隔离结构分隔第一栅介电层与第二栅介电层。