一种灰度图像快速三次样条插值方法及系统

    公开(公告)号:CN117057983A

    公开(公告)日:2023-11-14

    申请号:CN202310811069.1

    申请日:2023-07-04

    摘要: 一种灰度图像快速三次样条插值方法及系统,包括如下步骤:在待插值图像输入前启动参数预加载,即根据预设插值参数计算插值解算相关的各项系数,在图像输入前完成计算并缓存;待插值图像逐像素输入,当前像素和其相邻像素经计算组成插值线性方程组右侧因变量序列,形成三次样条插值线性方程组,解算该方程组后将得出的二次微分值序列缓存;在解算插值线性方程组的同时,利用待插值图像像素和解算的二次微分值,逐像素用三次样条插值函数拟合输出结果。本公开通过将相同计算归并到参数预加载部分,改善资源消耗,同时插值过程利用FPGA并行度高的优势,采用多路选通模式,保证了算法的实时性,可应用到FPGA等可编程逻辑电路器件中。

    一种CNN全连接层运算的多并行加速方法

    公开(公告)号:CN110543936B

    公开(公告)日:2022-03-25

    申请号:CN201910818287.1

    申请日:2019-08-30

    IPC分类号: G06N3/04

    摘要: 本发明公开了一种CNN全连接层运算的多并行加速方法,利用卷积神经网络运算结果的稀疏性特点,通过提前判读卷积神经网络卷积层处理结果的数值,大大减少了对全连接层参数的读操作,有效节省能耗,提升系统能效比;利用FPGA等可编程逻辑器件硬件资源复用、扩展能力强等特点,通过构建并行流水乘累加架构,有效节省处理时间,提升处理效率;通过全面分析目标类型数据、目标特征差异以及应用过程中的错误容忍度等因素,合理设定处理数据格式,在保证处理精度的同时,有效提升数据及参数的存取效率,实现全连接层多并行加速的目的。

    一种高分辨率SAR成像参数计算方法

    公开(公告)号:CN114137519A

    公开(公告)日:2022-03-04

    申请号:CN202111143238.6

    申请日:2021-09-28

    IPC分类号: G01S13/90

    摘要: 本发明提出一种分辨率SAR成像参数计算方法,该方法将成像场景位置、成像合成孔径时长、滑动因子、最小重频、最大重频等参数作为输入条件,通过星地几何模型,分别计算得到成像场景的零多普勒中心时刻以及成像起始、结束时间,并在成像弧段内,以固定的时间步长,选择符合SAR成像性能指标的重频作为成像参数并输出,既降低了计算次数开销,同时避免了返回迭代的搜索过程,节省存储资源,适用于资源受限条件下的星载环境中实现,便于星载硬件进行部署和实施;本发明可通过修改成像合成孔径时长、滑动因子、最小重频、最大重频等参数,实现不同成像分辨率、成像幅宽的滑动聚束成像模式;并且集成了性能指标计算,具有波位设计一体化的特点。

    一种适用于野外无人值守站的高可靠中继通信系统

    公开(公告)号:CN112351399A

    公开(公告)日:2021-02-09

    申请号:CN202011053068.8

    申请日:2020-09-29

    摘要: 本发明公开了一种适用于野外无人值守站的高可靠中继通信系统,克服了RTU技术整体功耗大,供电系统复杂,野外施工困难的缺点,通过在一个区域内合理配置少量全网通模块和大量低功耗模块,可以显著降低整个监测预警系统的功耗;不需要外加太阳能电池以及蓄电池组,极大降低了系统架设与施工的难度;克服了现有RTU技术缺少中继通信能力,容易出现数据终端,系统监测预警功能丧失的缺点,通过在各个多模通信单元之间组建MESH网络,在多模通信单元与控制中心间组建星型网络,实现高可靠的数据通信能力;克服了现有RTU技术建设成本和通信资费高昂的缺点,通过采用大量价格低廉的低功耗版本与少量高性能全网通版本组合的方案,可有效降低整个系统的建设成本。

    一种空间监视图像宽窗口快速滤波方法及系统

    公开(公告)号:CN117132485A

    公开(公告)日:2023-11-28

    申请号:CN202310855880.X

    申请日:2023-07-12

    IPC分类号: G06T5/00 G06T5/10

    摘要: 本发明提供一种空间监视图像宽窗口快速滤波方法及系统,对原始滤波窗口分别进行行排序、列排序以及对角线排序,排序过程中不断剔除肯定不是中值的元素,实现宽窗口中值滤波结果的快速输出,大大减小了宽窗口中值滤波带来的运算量;同时,本发明深入发掘排序运算内在的并行性,利用FPGA等可编程逻辑电路全并行流水处理、易于硬件资源扩展和复用的特点,复用多个排序模块进行并行处理,支持任意窗口尺寸的中值滤波,并且硬件架构灵活且易于扩展;在处理前后的元素排序模块之间插有用于分割排序数据传输路径的寄存器,缩短最长时序路径,提高系统可实现的最大时钟频率,有效提升了处理效率,减小了运算延时。