-
公开(公告)号：CN114065674B
公开(公告)日：2022-04-22
申请号：CN202210046994.5
申请日：2022-01-17
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号： G06F30/33
摘要： 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置，属于集成电路技术领域。预测方法包括：确定CMOS器件的基础EOS失效率；确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子；获取针对每一影响因子进行EOS失效率评价的评价结果，并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值，其中权重值越大表示影响因子对EOS失效率的影响程度越大；基于基础EOS失效率和各个影响因子对应的权重值，建立针对EOS失效率的预测模型，以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析，综合考虑影响其EOS失效率的每个影响因素，所得到的EOS失效率的预测值更为精准，从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号：CN118921417A
公开(公告)日：2024-11-08
申请号：CN202410960782.7
申请日：2024-07-17
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国家电网有限公司
摘要： 本发明公开了一种设备数据记录方法、设备数据采集模块和控制器，所述设备包括通信总线，所述方法包括：响应数据记录指令，进行协议匹配；在协议匹配成功的情况下，对通信总线上的协议帧进行解析以记录协议数据；在协议匹配不成功或协议帧解析失败的情况下，采用信号波形录制方式记录通信总线上的通信信号；对协议数据和通信信号进行存储。本发明的数据记录方法，能够准确还原设备运行过程中信息交互内容，方便电力部门进行故障跟踪溯源，也可记录设备程序升级、故障插件板更换、软件故障等异常信息，为设备可靠性提供评价数据。
-
公开(公告)号：CN117590206A
公开(公告)日：2024-02-23
申请号：CN202410078761.2
申请日：2024-01-19
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： G01R31/28
摘要： 本公开涉及芯片测试技术领域，具体涉及一种可调节芯片测试板和芯片测试方法，所述可调节芯片测试板包括：母板，包括至少一个测试位，所述测试位连接到多条引线，所述引线用于连接待测芯片的相应管脚；跳线区，设置于所述母板；所述跳线区包括至少一个跳线电路，所述跳线电路包括拉偏电阻和拉偏电阻开关；所述引线通过所述跳线电路连接到预设电平。本公开的技术方案通过在芯片测试板上设置跳线区，解决了无法根据测试时芯片的表现对芯片测试板的拉偏状态进行调整的技术问题，达到根据芯片测试需求，灵活设置待测芯片各个管脚的拉偏状态，无需更换新的芯片测试板的技术效果。
-
公开(公告)号：CN113607511B
公开(公告)日：2023-12-08
申请号：CN202110700211.6
申请日：2021-06-23
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明涉及半导体芯片制造技术领域，公开了制备功率芯片待分析样品的方法和功率芯片待分析样品。该方法包括如下步骤：(1)提供用于承载功率芯片的载体，所述载体存在至少一个倾斜角度α为30‑60°的载体平面；(2)将功率芯片固定于所述载体平面上，且所述功率芯片的衬底朝向所述载体平面，得到功率芯片样品；(3)沿水平方向将功率芯片样品进行研磨，得到功率芯片截面；(4)将功率芯片截面进行染色，得到功率芯片待分析样品。采用本发明的方法制备功率芯片
-
公开(公告)号：CN116525660A
公开(公告)日：2023-08-01
申请号：CN202310798838.9
申请日：2023-07-03
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L29/40 , H01L29/78 , H01L21/336
摘要： 本发明涉及半导体领域，提供一种纵向栅氧结构的LDMOSFET器件及制造方法。LDMOSFET器件包括：半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于漂移区与体区之间的纵向栅氧结构，纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层，氧化层、漂移区以及体区构成场板结构。氧化层包括第一氧化层、第二氧化层以及第三氧化层，第一氧化层与体区相接，作为纵向栅与体区之间的栅氧化层；第二氧化层与阱区相接，作为纵向栅与阱区之间的场板隔离介质层；第三氧化层与漂移区相接，作为纵向栅与漂移区之间的场板隔离介质层。本发明通过纵向栅氧结构提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片面积。
-
公开(公告)号：CN116525659A
公开(公告)日：2023-08-01
申请号：CN202310798837.4
申请日：2023-07-03
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L29/40 , H01L29/78 , H01L21/336
摘要： 本发明涉及半导体领域，提供一种纵向栅LDMOSFET器件及制造方法、功率芯片。纵向栅LDMOSFET器件包括半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于所述体区与所述漂移区之间的氧化层，以及纵向设置于体区的纵向栅结构；所述氧化层和所述纵向栅结构均与所述阱区相接，所述漂移区与所述纵向栅结构之间的体区与所述氧化层以及所述漂移区构成第一场板结构；所述纵向栅结构包括纵向栅以及栅氧化层，所述纵向栅以及位于纵向栅底部的栅氧化层与所述阱区构成第二场板结构。本发明通过纵向设置氧化层和纵向栅结构，形成双场板结构，提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片所占面积，降低成本。
-
公开(公告)号：CN115356606A
公开(公告)日：2022-11-18
申请号：CN202210929159.6
申请日：2022-08-03
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
摘要： 本公开涉及电力技术领域，具体涉及一种隔离器件耐压测试的装置、制造方法及耐压测试的方法，所述装置包括：一对夹具、PCB板、金属和底座；所述一对夹具固定于所述底座上；每个夹具包括上夹板和下夹板，所述下夹板上设置所述PCB板，所述PCB板上设置所述金属；其中，当隔离器的两侧端子分别接触所述金属短接时，所述隔离器与所述底座之间为空气隔开。本公开提供的装置，隔离器与底座之间由空气隔开，利用空气绝缘性较好的原理，可以大大提高隔离器耐压测试的上限，防止在隔离器测试过程当中，因测试工装自身耐压不足产生闪络、火花等击穿现象，从而可以在较高的测试电压下测试隔离器，能够更加全面的评估隔离器的性能指标。
-
公开(公告)号：CN115308558A
公开(公告)日：2022-11-08
申请号：CN202211039166.5
申请日：2022-08-29
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国家电网有限公司
摘要： 本公开实施例公开了一种CMOS器件寿命预测方法、装置、电子设备及介质。其中CMOS器件寿命预测方法包括：获取CMOS器件在加速应力试验下电参数的时间序列样本数据集，所述时间序列样本数据集包括表征所述CMOS器件寿命的电参数退化量的时间序列样本数据；基于所述时间序列样本数据集得到训练集；用所述训练集训练时序模型，获得寿命预测模型；用所述寿命预测模型预测所述CMOS器件的失效时间。上述技术方案减少了现有技术中因对CMOS器件进行完整的加速应力试验以确定其使用寿命的时间成本，提高了产品质检效率，缩短了CMOS器件的生产周期，解决了CMOS器件生产效率低的问题。
-
公开(公告)号：CN114203592A
公开(公告)日：2022-03-18
申请号：CN202111473541.2
申请日：2021-11-29
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明实施例提供一种芯片局部涂覆装置，属于芯片分析处理设备技术领域，所述装置包括：机箱、涂覆装置、载物台和显微镜，所述机箱的一侧开设有涂覆作业口，所述涂覆装置包括涂覆探针，所述涂覆装置安装在所述机箱内部，且所述涂覆探针从所述涂覆作业口伸出至所述机箱外部，所述显微镜和所述载物台固定安装在所述涂覆作业口上下两侧的机箱上，且所述载物台位于所述涂覆作业口的下方，所述显微镜位于所述涂覆作业口的上方。通过涂覆装置在芯片坑洼或层数较少的部位涂覆覆盖材料，利用覆盖材料的遮挡性和粘附性对芯片坑洼或层数较少的部位形成保护膜，以实现在干法刻蚀和湿法刻蚀去层过程中仅将层数多的部位进行去层，使芯片处于同一层次。
-
公开(公告)号：CN114065674A
公开(公告)日：2022-02-18
申请号：CN202210046994.5
申请日：2022-01-17
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号： G06F30/33
摘要： 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置，属于集成电路技术领域。预测方法包括：确定CMOS器件的基础EOS失效率；确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子；获取针对每一影响因子进行EOS失效率评价的评价结果，并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值，其中权重值越大表示影响因子对EOS失效率的影响程度越大；基于基础EOS失效率和各个影响因子对应的权重值，建立针对EOS失效率的预测模型，以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析，综合考虑影响其EOS失效率的每个影响因素，所得到的EOS失效率的预测值更为精准，从而能够对EOS可靠性预测提供准确的预测依据。
-
-
-
-
-
-
-
-
-
搜索结果
39 条记录 (耗时 0.059 秒)
