可调节芯片测试板和芯片测试方法

    公开(公告)号:CN117590206B

    公开(公告)日:2024-04-02

    申请号:CN202410078761.2

    申请日:2024-01-19

    发明人: 张肖 鲁鹏 鹿祥宾

    IPC分类号: G01R31/28

    摘要: 本公开涉及芯片测试技术领域,具体涉及一种可调节芯片测试板和芯片测试方法,所述可调节芯片测试板包括:母板,包括至少一个测试位,所述测试位连接到多条引线,所述引线用于连接待测芯片的相应管脚;跳线区,设置于所述母板;所述跳线区包括至少一个跳线电路,所述跳线电路包括拉偏电阻和拉偏电阻开关;所述引线通过所述跳线电路连接到预设电平。本公开的技术方案通过在芯片测试板上设置跳线区,解决了无法根据测试时芯片的表现对芯片测试板的拉偏状态进行调整的技术问题,达到根据芯片测试需求,灵活设置待测芯片各个管脚的拉偏状态,无需更换新的芯片测试板的技术效果。

    MOS器件寿命预测方法、装置、电子设备、介质及程序产品

    公开(公告)号:CN115128427B

    公开(公告)日:2023-01-20

    申请号:CN202211036892.1

    申请日:2022-08-29

    IPC分类号: G01R31/26 G06N3/04

    摘要: 本公开涉及半导体技术领域,具体涉及一种MOS器件寿命预测方法、装置、电子设备、介质及程序产品。所述MOS器件寿命预测方法包括:获取MOS器件在老化实验条件下的指标参数偏离初始值预定范围的参数退化量数据,并建立参数退化量时间序列;根据时间序列分解算法处理所述参数退化量时间序列得到分解后的数据;将所述分解后的数据作为样本数据,并利用所述样本数据训练Holt‑Winters模型;利用训练后的所述Holt‑Winters模型对所述MOS器件进行寿命预测。上述技术方案减少了现有技术中因对MOS器件进行完整的加速应力实验以确定其使用寿命的时间成本,提高了产品质检效率,缩短了MOS器件的生产周期,解决了MOS器件生产效率低的问题。

    MOS器件寿命预测方法、装置、电子设备、介质及程序产品

    公开(公告)号:CN115128427A

    公开(公告)日:2022-09-30

    申请号:CN202211036892.1

    申请日:2022-08-29

    IPC分类号: G01R31/26 G06K9/62 G06N3/04

    摘要: 本公开涉及半导体技术领域,具体涉及一种MOS器件寿命预测方法、装置、电子设备、介质及程序产品。所述MOS器件寿命预测方法包括:获取MOS器件在老化实验条件下的指标参数偏离初始值预定范围的参数退化量数据,并建立参数退化量时间序列;根据时间序列分解算法处理所述参数退化量时间序列得到分解后的数据;将所述分解后的数据作为样本数据,并利用所述样本数据训练Holt‑Winters模型;利用训练后的所述Holt‑Winters模型对所述MOS器件进行寿命预测。上述技术方案减少了现有技术中因对MOS器件进行完整的加速应力实验以确定其使用寿命的时间成本,提高了产品质检效率,缩短了MOS器件的生产周期,解决了MOS器件生产效率低的问题。

    纵向栅氧结构的LDMOSFET器件及制造方法

    公开(公告)号:CN116525660B

    公开(公告)日:2023-09-12

    申请号:CN202310798838.9

    申请日:2023-07-03

    摘要: 本发明涉及半导体领域,提供一种纵向栅氧结构的LDMOSFET器件及制造方法。LDMOSFET器件包括:半导体衬底、阱区、体区、漂移区、源区以及漏区,还包括:纵向设置于漂移区与体区之间的纵向栅氧结构,纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层,氧化层、漂移区以及体区构成场板结构。氧化层包括第一氧化层、第二氧化层以及第三氧化层,第一氧化层与体区相接,作为纵向栅与体区之间的栅氧化层;第二氧化层与阱区相接,作为纵向栅与阱区之间的场板隔离介质层;第三氧化层与漂移区相接,作为纵向栅与漂移区之间的场板隔离介质层。本发明通过纵向栅氧结构提高器件的击穿电压,同时减少漂移区的横向面积,从而减少芯片面积。

    纵向栅LDMOSFET器件及制造方法、功率芯片

    公开(公告)号:CN116525659B

    公开(公告)日:2023-09-12

    申请号:CN202310798837.4

    申请日:2023-07-03

    摘要: 本发明涉及半导体领域,提供一种纵向栅LDMOSFET器件及制造方法、功率芯片。纵向栅LDMOSFET器件包括半导体衬底、阱区、体区、漂移区、源区以及漏区,还包括:纵向设置于所述体区与所述漂移区之间的氧化层,以及纵向设置于体区的纵向栅结构;所述氧化层和所述纵向栅结构均与所述阱区相接,所述漂移区与所述纵向栅结构之间的体区与所述氧化层以及所述漂移区构成第一场板结构;所述纵向栅结构包括纵向栅以及栅氧化层,所述纵向栅以及位于纵向栅底部的栅氧化层与所述阱区构成第二场板结构。本发明通过纵向设置氧化层和纵向栅结构,形成双场板结构,提高器件的击穿电压,同时减少漂移区的横向面积,从而减少芯片所占面积,降低成本。

    LDMOSFET器件的制造方法及LDMOSFET器件

    公开(公告)号:CN115939197B

    公开(公告)日:2023-05-05

    申请号:CN202310061014.3

    申请日:2023-01-19

    摘要: 本发明涉及半导体领域,提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法,包括:在半导体衬底上形成阱区、漂移区和体区;在漂移区形成沟槽;在沟槽的侧壁形成氮化硅侧墙;在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽;去除填充沟槽内的氮化硅侧墙形成空气侧墙;在具有空气侧墙的填充沟槽表面覆盖氧化层,形成具有封闭的空气侧墙的场板隔离结构;在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开,彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态,提高LDMOSFET器件的可靠性;具有空气侧墙的场板隔离结构可以更好的降低表面电场,提高器件的击穿电压。