公开(公告)号：CN117542792A

公开(公告)日：2024-02-09

申请号：CN202311294344.3

申请日：2023-10-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  吕志伟 ,  吴永旭 ,  蔡承孝 ,  苏嘉伟

IPC: H01L21/768 ,  H01L27/092

Abstract: 本公开的实施例涉及用于形成半导体器件结构的方法。方法包括：在第一层间电介质(ILD)中形成一个或多个导电部件；在第一ILD上形成蚀刻停止层；在蚀刻停止层上方形成第二ILD；形成穿过第二ILD和蚀刻停止层的一个或多个开口以暴露一个或多个第一导电部件的顶面，其中，一个或多个开口通过第一工艺室中的第一蚀刻工艺来形成；将一个或多个开口暴露于第二工艺室中的第二蚀刻工艺，使得一个或多个开口的形状是细长的；以及用导电材料填充一个或多个开口。

公开(公告)号：CN115249690A

公开(公告)日：2022-10-28

申请号：CN202210604092.9

申请日：2022-05-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  李忠儒 ,  吕志伟 ,  田希文 ,  廖韦豪 ,  戴羽腾 ,  黄心岩 ,  吴佳典

IPC: H01L23/538

Abstract: 一种集成芯片，包括：基板。第一导线，在基板上方。第二导线，在基板上方并相邻第一导线。第一介电盖，横向地在第一导线与第二导线之间。第一介电盖将第一导线与第二导线横向地分开。第一介电盖包括第一介电材料。第一空腔，在第一介电盖正下方以及横向地在第一导线与第二导线之间。第一空腔通过第一介电盖的一个或多个表面定义。

公开(公告)号：CN115084070A

公开(公告)日：2022-09-20

申请号：CN202210430100.2

申请日：2022-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  戴羽腾 ,  吕志伟 ,  姚欣洁 ,  李忠儒

IPC: H01L23/482 ,  H01L21/768 ,  H01L21/033

Abstract: 一种内连线结构，包括介电层、第一导电部件、第二导电部件、第三导电部件和电介质填充物。第一导电部件，设置于介电层中。第二导电部件，设置于第一导电部件上方。第二导电部件包括设置于第一导电部件上方的第一导电层、设置于第一导电层上的第二导电层以及设置于第二导电层上的第三导电层。第一导电层、第二导电层和第三导电层具有实质上相同的寛度。第三导电部件，设置于介电层上方，第三导电部件包括设置于介电层上方的第四导电层、设置于第四导电层上的第五导电层，以及设置于第五导电层的第六导电层，第四导电层、第五导电层和第六导电层具有实质上相同的寛度。电介质填充物，设置于介电层上方，且介于第二导电部件和第三导电部件之间。

公开(公告)号：CN113451266A

公开(公告)日：2021-09-28

申请号：CN202110539222.0

申请日：2021-05-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴羽腾 ,  廖韦豪 ,  姚欣洁 ,  田希文 ,  吕志伟 ,  李忠儒

IPC: H01L23/528 ,  H01L21/768

Abstract: 本公开实施例提出一种半导体结构。半导体结构包含：位于基板上的第一层间电介质层。下导电导孔设置于第一层间电介质层内。多个导电线路位于第一层间电介质层上。第二层间电介质层侧向设置于导电线路之间，其中第二层间电介质层包括第一材料。侧壁间隔物结构设置于第二层间电介质层以及多个导电线路之间。侧壁间隔物结构沿着各导电线路的相对侧壁连续地延伸。侧壁间隔物结构的顶表面在多个导电线路的顶表面的垂直上方，且其中侧壁间隔物结构包括不同于第一材料的第二材料。

公开(公告)号：CN113299600A

公开(公告)日：2021-08-24

申请号：CN202110558603.3

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭兆贤 ,  吕志伟 ,  李明翰 ,  眭晓林

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532

Abstract: 本发明涉及形成金属互连的方法。具体而言，本发明揭示一种制造半导体装置的方法。所述方法包含在衬底上方形成介电层，在所述介电层中形成渠道，在所述渠道中形成第一阻障层。所述第一阻障层具有沿着所述渠道的侧壁安置的第一部分和安置在所述渠道的底部上方的第二部分。所述方法还包含应用非等向性等离子处理以将所述第一阻障层的所述第二部分转化成第二阻障层，在沿着所述渠道的侧壁安置所述第一阻障层的所述第一部分时移除所述第二阻障层。所述方法还包含在所述渠道中形成导电特征。

公开(公告)号：CN112420599A

公开(公告)日：2021-02-26

申请号：CN202010668756.9

申请日：2020-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 田希文 ,  廖韦豪 ,  戴品仁 ,  姚欣洁 ,  吕志伟 ,  李忠儒

IPC: H01L21/768

Abstract: 提供半导体装置及半导体装置的形成方法。根据本公开实施例，一种半导体装置的形成方法包括：提供工件，包括：位于第一介电层中的一金属部件、位于此金属部件上的蚀刻停止层、位于此蚀刻停止层上的第二介电层、位于此第二介电层上的第三介电层、具有沟槽的图案化硬遮罩。此方法还包括：形成导孔开口(via opening)穿过此图案化硬遮罩中的此沟槽、此第二介电层、此第三介电层以及此蚀刻停止层，以露出此金属部件，沉积金属层于此沟槽及此导孔开口中，以分别形成金属线及金属接触导孔，且沉积此金属层于此工件上，移除位于此金属线及此金属接触导孔之间的此图案化硬遮罩，以及沉积第四介电层于此金属线及此金属接触导孔之间。

公开(公告)号：CN106469675B

公开(公告)日：2020-07-10

申请号：CN201610596983.9

申请日：2016-07-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕志伟 ,  李忠儒 ,  包天一

IPC: H01L21/768 ,  H01L23/528

Abstract: 根据一些实施例，本发明提供了一种制造集成电路的方法。该方法包括：提供在第一介电材料层中具有第一导电部件的衬底；选择性地蚀刻第一导电部件，从而在第一导电部件上形成凹进的沟槽；在第一介电材料层上、第一导电部件上和凹进的沟槽的侧壁上形成蚀刻停止层；在蚀刻停止层上形成第二介电材料层；在第二介电材料层中形成开口；并且在第二介电材料层的开口中形成第二导电部件。第二导电部件与第一导电部件电连接。本发明实施例涉及用于互连的结构和方法。

公开(公告)号：CN106469683A

公开(公告)日：2017-03-01

申请号：CN201610595143.0

申请日：2016-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕志伟 ,  李忠儒 ,  陈海清 ,  黄建桦 ,  包天一

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本发明的实施例提供了一种形成半导体器件的方法，包括提供前体。该前体包括：衬底；位于衬底上方的栅极堆叠件；位于栅极堆叠件上方的第一介电层；位于栅极堆叠件的侧壁上和第一介电层的侧壁上的栅极间隔件；以及位于栅极堆叠件的相对侧上的源极和漏极(S/D)接触件。方法还包括开槽所述栅极间隔件以至少部分地暴露第一介电层的侧壁而不暴露栅极堆叠件的侧壁。方法还包括在栅极间隔件、第一介电层和S/D接触件上方形成间隔件保护层。本发明的实施例还提供了用于具有栅极间隔件保护层的半导体器件的方法和结构。

公开(公告)号：CN115332157A

公开(公告)日：2022-11-11

申请号：CN202210670212.5

申请日：2022-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴羽腾 ,  田希文 ,  廖韦豪 ,  姚欣洁 ,  吕志伟 ,  李忠儒

IPC: H01L21/768 ,  H01L21/8234

Abstract: 在一些实施例中，本公开是关于一种集成芯片，包括一第一内连接介电层，排置于一基底上；一第二内连接介电层，排置于第一内连接介电层上；以及一内连接导电结构，排置于第二内连接介电层内。内连接导电结构包括一外部，其包括第一导电材料。再者，内连接导电结构包括一中心部，具有多个最外层侧壁由内连接导电结构的外部所环绕。此中心部包括不同于第一导电材料的一第二导电材料。

公开(公告)号：CN113540032A

公开(公告)日：2021-10-22

申请号：CN202110652634.5

申请日：2021-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖韦豪 ,  田希文 ,  吕志伟 ,  戴羽腾 ,  李忠儒

IPC: H01L23/528 ,  H01L21/768

Abstract: 本发明实施例涉及一种集成芯片，包括位于基板上的一对第一金属线。第一层间介电(interlayer dielectric，ILD)层横向位于该对第一金属线之间。第一ILD层包括第一介电材料。一对间隔物位于第一ILD层的两侧，且通过一对空腔(cavities)与第一ILD层横向分隔。该对间隔物包括第二介电材料。此外，该对空腔是由第一ILD层的相对侧壁以及面向第一ILD层的该对间隔物的多个侧壁所定义。