公开(公告)号：CN106469683A

公开(公告)日：2017-03-01

申请号：CN201610595143.0

申请日：2016-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕志伟 ,  李忠儒 ,  陈海清 ,  黄建桦 ,  包天一

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本发明的实施例提供了一种形成半导体器件的方法，包括提供前体。该前体包括：衬底；位于衬底上方的栅极堆叠件；位于栅极堆叠件上方的第一介电层；位于栅极堆叠件的侧壁上和第一介电层的侧壁上的栅极间隔件；以及位于栅极堆叠件的相对侧上的源极和漏极(S/D)接触件。方法还包括开槽所述栅极间隔件以至少部分地暴露第一介电层的侧壁而不暴露栅极堆叠件的侧壁。方法还包括在栅极间隔件、第一介电层和S/D接触件上方形成间隔件保护层。本发明的实施例还提供了用于具有栅极间隔件保护层的半导体器件的方法和结构。

公开(公告)号：CN106373920A

公开(公告)日：2017-02-01

申请号：CN201510849369.4

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄建桦 ,  吴杰翰 ,  李忠儒

IPC: H01L21/768

Abstract: 本发明是关于形成导电特征的方法。根据本发明一实施例的方法包含：在导电层上形成图案化屏蔽层；在图案化屏蔽层和导电层上形成第一电介质层；选择性地蚀刻第一电介质层，由此而暴露图案化屏蔽层的上表面，其中第一电介质层的上表面低于图案化屏蔽层的顶面；移除图案化屏蔽层；以及选择性地蚀刻导电层，以形成具有楔形形状的导电特征。

公开(公告)号：CN113314461B

公开(公告)日：2024-11-01

申请号：CN202110618776.X

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  卡罗斯·H·迪雅兹 ,  蔡政勋 ,  李忠儒 ,  黄建桦 ,  田希文 ,  眭晓林 ,  包天一 ,  吴永旭

IPC: H01L21/768

Abstract: 本申请实施例涉及用于互连方案的方法。一种制造半导体装置的方法，所述方法包含：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽；所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间。所述方法还包含形成第二电介质层于所述第二沟槽和所述第三沟槽内。

公开(公告)号：CN106711042A

公开(公告)日：2017-05-24

申请号：CN201610729204.8

申请日：2016-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕志伟 ,  李忠儒 ,  黄建桦 ,  沈香谷 ,  陈昭诚

IPC: H01L21/336 ,  H01L21/768

Abstract: 形成半导体器件的方法提供了前体，该前体包括具有第一区域和第二区域的衬底，其中，第一区域包括绝缘体并且第二区域包括晶体管的源极、漏极和沟道区域。该前体还包括位于绝缘体上方的栅极堆叠件以及位于沟道区域上方的栅极堆叠件。该前体还包括位于栅极堆叠件上方的第一介电层。该方法还包括使第一介电层部分地凹进；在凹进的第一介电层上方形成第二介电层；并且在第二介电层上方形成接触蚀刻停止(CES)层。在实施例中，该方法还包括在栅极堆叠件上方形成栅极导通孔，在S/D区域上方形成源极和漏极(S/D)导通孔，并且在栅极导通孔和S/D导通孔中形成通孔。本发明的实施例还涉及用于半导体中段制程(MEOL)工艺的方法和结构。

公开(公告)号：CN106373921A

公开(公告)日：2017-02-01

申请号：CN201510853081.4

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  卡罗斯·H·迪雅兹 ,  蔡政勋 ,  李忠儒 ,  黄建桦 ,  田希文 ,  眭晓林 ,  包天一 ,  吴永旭

IPC: H01L21/768

CPC classification number: H01L23/528 ,  H01L21/32133 ,  H01L21/32136 ,  H01L21/32139 ,  H01L21/7682 ,  H01L21/76883 ,  H01L21/76885 ,  H01L23/5226 ,  H01L23/53233 ,  H01L23/53295 ,  H01L21/76877 ,  H01L21/76802

Abstract: 本发明涉及用于互连方案的方法。具体的，本发明提供一种制造半导体装置的方法，所述方法包含：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽；所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间。所述方法还包含形成第二电介质层于所述第二沟槽和所述第三沟槽内。

公开(公告)号：CN110660660A

公开(公告)日：2020-01-07

申请号：CN201910208929.6

申请日：2019-03-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄建桦 ,  魏慈慧 ,  蔡承孝

IPC: H01L21/306 ,  H01L21/324 ,  H01L21/768

Abstract: 本申请提供一种半导体装置的制造方法，所述方法包含：提供包含导电元件和层间电介质的一结构，其中所述层间电介质包含硅且围绕所述导电元件；形成一蚀刻停止层于所述导电元件和层间电介质之上，其中所述蚀刻停止层包含金属氧化物，其中所述蚀刻停止层包含与导电元件接触的第一部分和与层间电介质接触的第二部分；烘烤所述蚀刻停止层以将位于蚀刻停止层的第二部分中的金属氧化物转换为金属硅氧化物；以及选择性蚀刻所述蚀刻停止层以移除蚀刻停止层的第一部分，但不移除蚀刻停止层的第二部分。

公开(公告)号：CN106653681B

公开(公告)日：2019-08-02

申请号：CN201610658813.9

申请日：2016-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡荣训 ,  邓志霖 ,  郑凯方 ,  黄心岩 ,  陈海清 ,  包天一 ,  黄建桦

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/5226 ,  H01L21/0206 ,  H01L21/02071 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/76807 ,  H01L21/76811 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/7684 ,  H01L21/76877 ,  H01L21/76897 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295

Abstract: 本发明提供了方法，方法包括：提供具有第一介电材料层和被第一介电材料层的部分彼此横向隔开的第一导电部件的衬底；在第一介电材料层和第一导电部件上沉积第一蚀刻停止层，由此形成具有与第一介电材料层的部分自对准的富氧部分和与第一导电部件自对准的贫氧部分的第一蚀刻停止层；实施选择性去除工艺以选择性去除第一蚀刻停止层的贫氧部分；在第一导电部件和第一蚀刻停止层的富氧部分上形成第二蚀刻停止层；在第二蚀刻停止层上形成第二介电材料层；以及在第二介电材料层中形成导电结构。本发明实施例涉及自对准互连结构和方法。

公开(公告)号：CN109103092A

公开(公告)日：2018-12-28

申请号：CN201711226117.1

申请日：2017-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄建桦 ,  李忠儒 ,  翁明晖 ,  魏慈慧

IPC: H01L21/3105 ,  H01L21/311 ,  H01L21/3213

CPC classification number: H01L21/3086 ,  H01L21/3081 ,  H01L21/31116 ,  H01L21/76808 ,  H01L21/76832 ,  H01L21/3105 ,  H01L21/31144 ,  H01L21/3213 ,  H01L21/32139

Abstract: 本揭露内容描述了使用光阻剂交联制程和光阻剂去交联制程制造半导体结构的方法。在制造制程期间，使用交联底层，并且在去除底层之前，光阻剂去交联制程去交联交联底层。光阻剂去交联制程和交联底层的使用的合并提供了用以制造半导体结构的具有成本效益和低缺陷程度的解决方案。

公开(公告)号：CN106653681A

公开(公告)日：2017-05-10

申请号：CN201610658813.9

申请日：2016-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡荣训 ,  邓志霖 ,  郑凯方 ,  黄心岩 ,  陈海清 ,  包天一 ,  黄建桦

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L23/5226 ,  H01L21/0206 ,  H01L21/02071 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/76807 ,  H01L21/76811 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/7684 ,  H01L21/76877 ,  H01L21/76897 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L21/76829 ,  H01L23/5329

Abstract: 本发明提供了方法，方法包括：提供具有第一介电材料层和被第一介电材料层的部分彼此横向隔开的第一导电部件的衬底；在第一介电材料层和第一导电部件上沉积第一蚀刻停止层，由此形成具有与第一介电材料层的部分自对准的富氧部分和与第一导电部件自对准的贫氧部分的第一蚀刻停止层；实施选择性去除工艺以选择性去除第一蚀刻停止层的贫氧部分；在第一导电部件和第一蚀刻停止层的富氧部分上形成第二蚀刻停止层；在第二蚀刻停止层上形成第二介电材料层；以及在第二介电材料层中形成导电结构。本发明实施例涉及自对准互连结构和方法。

公开(公告)号：CN106558534A

公开(公告)日：2017-04-05

申请号：CN201510859230.8

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄建桦 ,  蔡政勋 ,  李忠儒 ,  蔡承孝

IPC: H01L21/768 ,  H01L23/535

Abstract: 本发明涉及用于互连的结构和方法。根据本发明一实施例的方法包含：在第一电介质材料层中提供具有第一导电特征的衬底；在所述第一电介质材料层上形成第一蚀刻终止层，其中所述第一蚀刻终止层由高k电介质材料形成；在所述第一蚀刻终止层上形成第二蚀刻终止层；在所述第二蚀刻终止层上形成第二电介质材料层；在所述第二电介质材料层上形成经图案化掩模层；在所述第二电介质材料层和所述第二蚀刻终止层中形成第一沟槽；穿过所述第一沟槽移除所述第一蚀刻终止层的一部分以借此形成第二沟槽，其中移除所述第一蚀刻终止层的所述部分包含将溶液施加到所述第一蚀刻终止层的所述部分；以及在所述第二沟槽中形成第二导电特征。