公开(公告)号：CN113257835A

公开(公告)日：2021-08-13

申请号：CN202110096761.1

申请日：2021-01-25

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  菊池哲郎 ,  北川英树 ,  西宫节治 ,  原健吾 ,  高畑仁志 ,  大东彻

IPC: H01L27/12 ,  H01L21/77

Abstract: 一种有源矩阵基板，具备多个栅极总线、多个源极总线、下部绝缘层、层间绝缘层、多个氧化物半导体TFT、像素电极以及多个源极接触部，各氧化物半导体TFT具有：氧化物半导体层，其配置在下部绝缘层上；栅极电极，其隔着栅极绝缘层配置在氧化物半导体层的一部分上；以及源极电极，其形成在基板与下部绝缘层之间，与源极总线由相同的导电膜形成，各源极接触部具有：源极接触孔，其形成于下部绝缘层和层间绝缘层，并且使1个氧化物半导体TFT中的氧化物半导体层的第1区域的一部分和源极电极的一部分露出；以及连接电极，其配置在层间绝缘层上和源极接触孔内，在源极接触孔内连接到第1区域的一部分和源极电极的一部分。

公开(公告)号：CN112054031A

公开(公告)日：2020-12-08

申请号：CN202010494210.6

申请日：2020-06-03

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  原健吾 ,  山中昌光 ,  高畑仁志

IPC: H01L27/12 ,  H01L21/77

Abstract: 一种有源矩阵基板，具备：基板；多个氧化物半导体TFT；多个栅极总线；多个源极总线；至少1个干配线，其设置于非显示区域，传递信号；及多个其它配线，其分别以与干配线至少部分重叠的方式配置。有源矩阵基板在基板上具有第1金属层、配置在第1金属层的上方的第2金属层及配置在第2金属层的上方的第3金属层。第1、第2及第3金属层中的任意一层包含源极总线，其它任意一层包含栅极总线。干配线形成于第1、第2及第3金属层中的2个金属层。其它配线形成于另1个金属层。干配线具有包含形成于2个金属层中的一方的下部配线和形成于2个金属层中的另一方且隔着绝缘层配置在下部配线上的上部配线的多层结构，下部配线与上部配线是电连接的。

公开(公告)号：CN110494798A

公开(公告)日：2019-11-22

申请号：CN201880022067.1

申请日：2018-03-26

Applicant: 夏普株式会社

Inventor： 北川英树 ,  今井元 ,  伊藤俊克 ,  菊池哲郎 ,  铃木正彦 ,  上田辉幸 ,  原健吾 ,  西宫节治 ,  大东彻

IPC: G02F1/1368 ,  G09F9/30

Abstract: 提供一种既抑制像素缺陷的产生又高清晰的有源矩阵基板。其具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离(dc)为行方向上的子像素间距(dp)的0.15倍以上。

公开(公告)号：CN109891483A

公开(公告)日：2019-06-14

申请号：CN201780064648.7

申请日：2017-10-12

Applicant: 夏普株式会社

Inventor： 上田辉幸 ,  北川英树 ,  大东彻 ,  今井元 ,  铃木正彦 ,  西宫节治 ,  菊池哲郎 ,  伊藤俊克 ,  原健吾

IPC: G09F9/30 ,  G02F1/1333 ,  G02F1/1368 ,  G09F9/00 ,  H01L29/786

Abstract: 有源矩阵基板(100A)具有：栅极金属层(15)，其具有Cu层(15b)/Ti层(15a)的2层结构；栅极金属层(15)上的第1绝缘层(16)；第1绝缘层(16)上的具有Cu层(18b)/Ti层(18a)的2层结构的源极金属层(18)；源极金属层(18)上的第2绝缘层(19)；导电层(25)，其形成在第2绝缘层(19)上，在第1绝缘层(16)的第1开口部(16a1)内与栅极金属层(15)接触，并且在第2绝缘层(19)的第2开口部(19a2)内与源极金属层(18)接触；以及第1透明导电层(21)，其形成在导电层(25)上，包含像素电极、共用电极以及辅助电容电极之中的任意一者，导电层(25)不包含像素电极、共用电极、辅助电容电极之中的任何一者，且不具有与栅极金属层(15)的Cu层(15b)接触的Ti层。

公开(公告)号：CN109791949A

公开(公告)日：2019-05-21

申请号：CN201780059506.1

申请日：2017-09-21

Applicant: 夏普株式会社

Inventor： 铃木正彦 ,  今井元 ,  北川英树 ,  菊池哲郎 ,  西宫节治 ,  上田辉幸 ,  原健吾 ,  大东彻 ,  伊藤俊克

IPC: H01L29/786 ,  C23C14/08 ,  C23C14/58 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L21/363

Abstract: 半导体装置具备包含半导体层(7)、栅极电极(3)、栅极绝缘层(5)、源极电极(8)以及漏极电极(9)的薄膜晶体管(101)，半导体层(7)具有层叠结构，该层叠结构包含：第1氧化物半导体层(71)，其包含In和Zn，第1氧化物半导体层所包含的In相对于全部金属元素的原子数比大于第1氧化物半导体层所包含的Zn相对于全部金属元素的原子数比；第2氧化物半导体层(72)，其包含In和Zn，第2氧化物半导体层所包含的Zn相对于全部金属元素的原子数比大于第2氧化物半导体层所包含的In相对于全部金属元素的原子数比；以及中间氧化物半导体层(70)，其配置在第1氧化物半导体层与第2氧化物半导体层之间，第1氧化物半导体层和第2氧化物半导体层是结晶质氧化物半导体层，中间氧化物半导体层是非晶质氧化物半导体层，第1氧化物半导体层(71)配置在比第2氧化物半导体层(72)靠栅极绝缘层(5)侧。

公开(公告)号：CN109791892A

公开(公告)日：2019-05-21

申请号：CN201780059470.7

申请日：2017-09-19

Applicant: 夏普株式会社

Inventor： 北川英树 ,  大东彻 ,  今井元 ,  菊池哲郎 ,  铃木正彦 ,  伊藤俊克 ,  上田辉幸 ,  西宫节治 ,  原健吾

IPC: H01L21/336 ,  H01L51/50 ,  H05B33/02 ,  H05B33/06 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L27/32 ,  H01L29/786

CPC classification number: G02F1/1368 ,  G09F9/30 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L27/32 ,  H01L29/786 ,  H01L51/50 ,  H05B33/02 ,  H05B33/06

Abstract: 有源矩阵基板(100)的像素区域具备：薄膜晶体管(101)，其具有氧化物半导体层(7)；无机绝缘层(11)及有机绝缘层(12)，其覆盖薄膜晶体管；共用电极(15)；电介质层(17)，其主要包含氮化硅；以及像素电极(19)，无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，像素电极(10)在像素接触孔内与漏极电极(9)接触，像素接触孔包括分别形成于无机绝缘层(11)、有机绝缘层(12)以及电介质层(17)的第1开口部、第2开口部以及第3开口部，第1开口部的侧面与第2开口部的侧面对齐，第2开口部的侧面包含：第1部分(121)，其相对于基板按第1角度(θ1)倾斜；第2部分(122)，其位于第1部分的上方，按比第1角度大的第2角度(θ2)倾斜；以及交界(120)，其位于第1部分与第2部分之间，相对于基板的倾斜角度不连续地变化。

公开(公告)号：CN102870163B

公开(公告)日：2015-06-17

申请号：CN201180021264.X

申请日：2011-01-28

Applicant: 夏普株式会社

Inventor： 嶋田纯也 ,  田中信也 ,  菊池哲郎 ,  山崎周郎 ,  吉田昌弘 ,  堀内智 ,  小笠原功

IPC: G11C19/00 ,  G09G3/20 ,  G09G3/36

CPC classification number: G11C19/28 ,  G09G3/3677

Abstract: 本发明具有：第i电路部（1a、1b）（i为各个1≤i≤N（N为2以上的整数）的整数），其级联连接有多个移位寄存器级（SR1、SR2、…、SRn），通过上述第i电路部（1a、1b）各自专用的供给配线（10b、10c、10e、10f）被供给驱动各上述移位寄存器级（SR1、SR2、…、SRn）的驱动信号（CKA1、CKA2、CKB1、CKB2）；和上述供给配线（10b、10c、10e、10f）。

公开(公告)号：CN102483889B

公开(公告)日：2014-09-03

申请号：CN201080039896.4

申请日：2010-05-21

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  田中信也 ,  岛田纯也 ,  山崎周郎

IPC: G02F1/1368 ,  G09F9/30 ,  H01L51/50

CPC classification number: H01L27/3276 ,  G02F1/133553 ,  G02F1/13452 ,  G02F1/13454 ,  G02F1/13458 ,  G02F2001/13629 ,  H01L27/124

Abstract: 第2干配线(17c)由作为与第1干配线(17a)不同的层的反射像素电极层形成，并且沿着相邻的第1干配线(17a)的长度方向形成。因此，在单片地形成有栅极驱动电路(15)及其配线(17a、17b、17c、18)的TFT阵列基板(1)中，可以实现能够缩小形成栅极驱动电路(15)及其配线(17a、17b、17c、18)的边框部的宽度的TFT阵列基板(1)。

公开(公告)号：CN102870220B

公开(公告)日：2014-05-07

申请号：CN201180021486.1

申请日：2011-02-23

Applicant: 夏普株式会社

Inventor： 西村淳 ,  北川英树 ,  村井淳人 ,  今井元 ,  田中信也 ,  今出光则 ,  菊池哲郎 ,  嶋田纯也 ,  森本一典

IPC: H01L29/786 ,  G02F1/1345 ,  G02F1/1368 ,  H01L27/146

CPC classification number: H01L29/78663 ,  G02F1/13338 ,  G02F1/13624 ,  G06F3/0412 ,  H01L27/0207 ,  H01L27/0705 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1251 ,  H01L29/78633 ,  H01L29/7869

Abstract: 氧化物TFT元件（3）的源漏电极层（3s、3d）由第一导电层形成，氧化物TFT元件（3）的栅极电极（3g）和a-SiTFT元件（5）的栅极电极（5g）由作为相同导电层的第二导电层形成，a-SiTFT元件（5）的源漏电极层（5s、5d）由第三导电层形成，在绝缘基板（2）叠层各导电层的厚度方向上，上述第三导电层形成于上述第二导电层的上层，上述第一导电层形成于上述第二导电层的下层。因此，能够实现能提高形成于绝缘基板上的晶体管元件的集成度的电路基板。

公开(公告)号：CN102884566A

公开(公告)日：2013-01-16

申请号：CN201180015163.1

申请日：2011-01-28

Applicant: 夏普株式会社

Inventor： 上田修义 ,  小笠原功 ,  堀内智 ,  田中信也 ,  菊池哲郎 ,  吉田昌弘

IPC: G09F9/00 ,  G09G3/20 ,  G09G3/36 ,  G02F1/133 ,  G02F1/1345

Abstract: 本发明的目的在于提供一种显示面板。在显示面板(10)上，利用与像素电路相同的工序，在显示区域(11)的相对的两条边中，沿着一条边形成第一扫描信号线驱动电路(12)，沿着另一条边形成第二扫描信号线驱动电路(13)。对于第一扫描信号线驱动电路(12)与第二扫描信号线驱动电路(13)，内置的晶体管的尺寸、布线的宽度等不同，短边方向的尺寸不同。由此，使非一体型显示面板与显示区域的中心一致，确保与非一体型显示面板之间的互换性。另外，适当地决定两个扫描信号线驱动电路所包含的布线的宽度、间隙，降低布线间漏电、断线，改善显示面板的合格率。