公开(公告)号：CN118711630A

公开(公告)日：2024-09-27

申请号：CN202410826278.8

申请日：2024-06-25

Applicant: 安徽大学

Inventor： 蔺智挺 ,  文泽世 ,  吴秀龙 ,  戴成虎 ,  胡薇 ,  彭春雨 ,  赵强 ,  卢文娟 ,  李鑫 ,  刘玉 ,  周永亮

IPC: G11C11/408 ,  G11C11/4094 ,  G11C11/4097 ,  G11C11/4074

Abstract: 本申请涉及一种基于14T‑TFET‑SRAM单元电路的带符号乘法与乘累加运算电路，单元电路包括NTFET管N0‑N6以及PTFET管P0‑P6；P0的源极、漏极和栅极分别与P4的漏极、N0的漏极和栅极电连接，P0的漏极设置有存储节点Q；P1的源极、漏极和栅极分别与电源VDD、N1的漏极和栅极电连接，P1的漏极设置有存储节点QB；P2的源极、漏极和栅极分别与P3的漏极、N2的漏极和N4的栅极电连接；P3的源极和栅极分别与电源VDD和写控制信号线WLB电连接；P4的源极和栅极分别与电源VDD和N2的栅极电连接；P5的源极、漏极和栅极分别与P6的漏极、位线RBLB和N1的漏极电连接；P6的源极和栅极分别与电源VDD和输入字线INWLB电连接；N0的源极与N4的漏极电连接；N1的源极与地线VSS电连接；N2的源极和栅极分别与N3的漏极和写控制信号BLB电连接；N3的源极和栅极分别与地线VSS和写控制信号线WL电连接；N4的源极和栅极分别与地线VSS和写控制信号线BL电连接；N5的源极、漏极和栅极分别与地线VSS、N6的源极和N2的漏极电连接；N6的漏极和栅极分别与位线RBL和输入字线INWL电连接。解决了现有的TFET‑SRAM单元电路的静态功耗大的问题。

公开(公告)号：CN118191575A

公开(公告)日：2024-06-14

申请号：CN202410352734.X

申请日：2024-03-26

Applicant: 国网安徽省电力有限公司电力科学研究院 ,  安徽大学

Inventor： 官玮平 ,  陈忠 ,  李国丽 ,  杨为 ,  李鑫 ,  许家紫 ,  王群京 ,  胡迪 ,  陈权 ,  祝琳 ,  李涛

IPC: G01R31/327 ,  G01R1/30

Abstract: 本发明公开了一种低压机械式直流断路器的合成测试回路及其试验方法，测试回路包括低频振荡支路、主支路、人工过零电流产生支路、吸能支路以及主控制器，低频振荡支路模拟短路故障工况下的输电线路电流，流入测试回路；主支路模拟低压直流输电线；人工过零电流产生支路产生高频振荡电流iC，作用于测试回路；吸能支路吸收开断后测试回路中残余的能量；主控制器用来检测测试回路中各状态量，并控制测试回路各执行器件；本发明的优点在于：满足测试低压直流断路器的各项性能、参数和各种工况，测试效果好，有助于准确评估低压直流断路器的可靠性和性能。

公开(公告)号：CN118147664A

公开(公告)日：2024-06-07

申请号：CN202410102443.5

申请日：2024-01-25

Applicant: 安徽大学

Inventor： 张胜 ,  李漫波 ,  梁雅婷 ,  冯佳仪 ,  金晓丽 ,  李鑫

IPC: C25B3/07 ,  C25B3/11 ,  C25B3/01 ,  C25B3/05 ,  C25B11/085

Abstract: 本发明公开了一种μ‑OH桥接双核氨基酸‑钴配合物在催化联烯C(sp2)‑H键选择性官能团化中的应用。本发明创新性的选用μ‑OH桥接双核氨基酸‑钴配合物作为催化剂，其含有多个碱性位点，对联烯进行电催化析氢反应，可以解决联烯反应惰性高选择性低的问题，μ‑OH桥接双核氨基酸‑钴配合物在催化联烯上C(sp2)‑H中的氢进行反应时催化性能好，并且具有良好的选择性；另外μ‑OH桥接双核氨基酸‑钴配合物与合适的反应溶剂相配合，可以避免反应过程中异构化生成含炔基的副产物，进一步提高官能团化的选择性。

公开(公告)号：CN118018028A

公开(公告)日：2024-05-10

申请号：CN202410157821.X

申请日：2024-02-04

Applicant: 安徽大学

Inventor： 吴秀龙 ,  侯羽倩 ,  蔺智挺 ,  彭春雨 ,  戴成虎 ,  赵强 ,  卢文娟 ,  胡薇 ,  刘玉 ,  郝礼才 ,  周永亮 ,  李鑫

IPC: H03M3/00

Abstract: 本发明涉及调制器设计技术领域，具体涉及具有共享运放与可平均积分电容的调制电路、及调制器。本发明的调制电路包括：可控开关部、电容部、全差分运算放大器OP。全差分运算放大器OP在可控开关部切换下作为二阶积分的共享运放使用。本发明通过设计的可控开关部，使采样电容、积分电容所在支路的前后都通过开关实现控制，进而切换全差分运算放大器OP与采样电容、积分电容的连接方式，实现对全差分运算放大器OP共享使用的效果，这样不仅可以克服工艺变化，还可以减少运算放大器的电容负载，从而能够实现低功耗。本发明还通过设计的可控开关部，还实现了正负积分电容的交换，利用平均效应克服积分电容的失配。

公开(公告)号：CN117955463A

公开(公告)日：2024-04-30

申请号：CN202410129194.9

申请日：2024-01-30

Applicant: 安徽大学

Inventor： 蔺智挺 ,  刘浩龙 ,  彭春雨 ,  戴成虎 ,  赵强 ,  吴秀龙 ,  卢文娟 ,  胡薇 ,  刘玉 ,  郝礼才 ,  周永亮 ,  李鑫

IPC: H03K5/24

Abstract: 本申请涉及一种双向型动态比较器和电子设备，动态比较器包括：第一充电模块，包括第一充电单元和第二充电单元，第一充电单元和第二充电单元的输入端均连接电源，第一充电单元和第二充电单元的输出端通过第一开关模块分别连接预放大电路的第一输出端和第二输出端；第一放电模块，包括第一放电单元和第二放电单元，第一放电单元和第二放电单元的输入端通过第二开关模块分别连接预放大电路的第一输出端和第二输出端，第一放电单元和第二放电单元的输出端均接地。其预放大电路在预放大阶段对两个输出端进行充电，在锁存阶段对两个输出端进行放电，此阶段将不再消耗电能，进而降低了动态比较器的功耗，解决了现有的动态放大器具有较大功耗的问题。

公开(公告)号：CN117056277A

公开(公告)日：2023-11-14

申请号：CN202311050617.X

申请日：2023-08-18

Applicant: 安徽大学

Inventor： 蔺智挺 ,  李劲铮 ,  吴秀龙 ,  彭春雨 ,  刘玉 ,  戴成虎 ,  赵强 ,  卢文娟 ,  胡薇 ,  郝礼才 ,  周永亮 ,  李鑫

IPC: G06F15/78 ,  G06F7/544 ,  G11C11/413

Abstract: 本发明属于集成电路技术领域，具体涉及一种基于读写分离SRAM配置自适应扫描ADC的乘累加存内计算电路，以及对应的CIM芯片。该电路包括：存算阵列，行信号线、列信号线、模式控制电路、以及量化电路。其中，存算阵列由多个8TSRAM单元按阵列排布而成。行信号线包括WL、RWL和SW；列信号线包括BL、BLB和RBL。模式控制电路用于切换行信号线和列信号线的接入状态。模式控制电路包括行开关组和列开关组。行开关组用于调整RBL的接线端口。列开关组分别用于调整RWL的接线端口，SW的接地状态。以及RWL和SW连通状态。量化电路用于对逻辑运算的结果进行量化和输出。本发明的电路具备数据存储和MAC功能，并克服了传统方案在集成度、功耗和能效方面的不足。

公开(公告)号：CN116346131A

公开(公告)日：2023-06-27

申请号：CN202310196215.4

申请日：2023-03-03

Applicant: 安徽大学

Inventor： 李鑫 ,  张永 ,  彭春雨 ,  戴成虎 ,  胡薇 ,  蔺智挺 ,  吴秀龙

IPC: H03M1/10 ,  H03M1/06

Abstract: 本发明涉及高速模数转换技术领域，具体涉及针对TIADC采样时间失配误差提取及校准方法、使用了该种失配误差提取及校准方法的校准装置。本发明可以精确快速的提取TIADC系统中由于各种原因导致的采样时间失配数据，从而显著的提高TIADC的SNDR、SFDR等技术指标的大小。本发明由于是后台校准方法，可以根据不同的外部条件自适应的提取补偿值，不需要花费额外大量时间完成校准工作，同时，本发明方法结构简单明了，没有复杂的求导数运算或者矩阵运算，降低了硬件复杂度，易于实现，此外，本发明方法不受通道数目限制，具有良好的适配性和极大的灵活性。

公开(公告)号：CN116206739A

公开(公告)日：2023-06-02

申请号：CN202310147813.2

申请日：2023-02-22

Applicant: 安徽大学

Inventor： 李鑫 ,  胡贝贝 ,  施琦 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: G16H40/20 ,  A61N1/372 ,  A61N1/36 ,  G16H40/67 ,  G06F9/30

Abstract: 本发明属于医疗设备领域，具体涉及一种低功耗的植入式医疗设备的运行管理方法，以及相应的植入式医疗设备。该植入式医疗设备由体内部分和体外部分构成，体内部分包括从微处理器、磁簧开关、从无线通信模块、从电池模块、医疗模块等。采用基于RISC‑V架构的微处理器作为体内部分的中央控制器，改进方案包括如下特征：一、微处理器基于RISC‑V架构并采用三级流水线的CPU内核。二、自定义用于调整设备运行状态的模态控制指令start、sleep和ctrl。三、将体内部分的工作模式设定为睡眠模式、侦听模式和唤醒模式三种；并由不同指令自动触发调整。四、设定三种工作模式的切换逻辑。本发明解决了现有植入式医疗设备存在的功耗高，使用寿命较短，安全性不足等问题。

公开(公告)号：CN116052741A

公开(公告)日：2023-05-02

申请号：CN202310055641.6

申请日：2023-01-17

Applicant: 安徽大学

Inventor： 蔺智挺 ,  陈敏 ,  余克峰 ,  吴秀龙 ,  彭春雨 ,  李鑫 ,  郝礼才 ,  刘玉 ,  赵强 ,  卢文娟 ,  周永亮

IPC: G11C11/401 ,  G06F11/14

Abstract: 本发明属于集成电路技术领域，具体涉及一种非易失性3T1R1C存储电路、矫正电路、DRAM和存算电路。非易失性3T1R1C存储电路包括三个N型晶体管M0、M1、M2、一个称为R0的RRAM和一个电容C0；电路连接关系如下：M0、M1、M2的栅极分别作为控制端用于连接独立的字线WL_A、WL_B和WL_C；M0和M1的源极相连并连接在位线BL上；M1的漏极和M2的源极相连，并连接在C0的一端上，C0的另一端接地；M0和M2的漏极与R0的TE端相连，R0的BE端连接到字线SL。矫正电路用于解决3T1R1C存储电路数据恢复时的数据反相问题，DRAM和存算电路以3T1R1C存储电路为基本存储单元设计。本发明解决了DRAM断电丢数据，以及执行乘累加运算的精度易受到位线电压变化、驱动波动、器件不匹配等因素影响问题。

公开(公告)号：CN115810374A

公开(公告)日：2023-03-17

申请号：CN202211499158.9

申请日：2022-11-28

Applicant: 安徽大学

Inventor： 李鑫 ,  王瑞璇 ,  戴成虎 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: G11C7/06 ,  G11C7/08 ,  G11C7/12 ,  G11C16/08

Abstract: 本发明涉及静态随机存储器技术领域，特别是涉及存储电路、具有BCAM寻址和逻辑运算功能的存内计算电路。该存储电路包括NMOS管N1～N5以及PMOS管P0～P1；其中，N1～N4和P0～P1构成6T‑SRAM单元，N5连接在6T‑SRAM单元任意一个存储节点对应的两个MOS管之间，且N5的栅极受控制信号线EN控制。本发明设计的存储电路和传统的6T‑SRAM相比，增加了一个晶体管，用于将读端口与存储节点隔离，进而改善了6T结构的读破坏问题。同时相较于传统的读写分离的8T‑SRAM，少了一个晶体管，在面积上占有更大优势。