一种横向场效应晶体管
    21.
    发明授权

    公开(公告)号:CN111192917B

    公开(公告)日:2023-08-18

    申请号:CN201911182510.4

    申请日:2019-11-27

    发明人: 陶宏 傅达平

    IPC分类号: H01L29/06 H01L29/47 H01L29/78

    摘要: 本公开的实施例揭露了一种横向场效应晶体管。该横向场效应晶体管包括半导体层、阱区、体区、源区、漏区、栅结构以及沟槽型肖特基势垒结构。该沟槽型肖特基势垒结构由该阱区的上表面开始纵向延伸穿过所述源区、所述体区以及所述阱区的至少一部分使该沟槽型肖特基势垒结构的侧壁与该阱区之间形成纵向肖特基接触。该纵向肖特基接触可以基于制作该横向场效应晶体管的工艺步骤与该横向场效应晶体管同时制作,并且可以大幅缩减集成有肖特基二极管的横向场效应晶体管的横向尺寸,以更好地满足集成电路应用需要其尺寸和体积越来越小的同时具备良好的反向泄漏/反向衬底注入抑制能力的需求。

    肖特基势垒二极管
    22.
    发明授权

    公开(公告)号:CN111095570B

    公开(公告)日:2023-07-25

    申请号:CN201880058896.5

    申请日:2018-08-30

    申请人: TDK株式会社

    摘要: 本发明提供一种肖特基势垒二极管,其难以产生因电场集中而引起的绝缘破坏。该肖特基势垒二极管具备:由氧化镓构成的半导体基板(20);设置于半导体基板(20)上的由氧化镓构成的漂移层(30);与漂移层(30)肖特基接触的阳极电极(40);以及与半导体基板(20)欧姆接触的阴极电极(50)。漂移层(30)具有在俯视时设置于包围阳极电极(40)的位置的外周沟道(10)。如此,当在漂移层(30)设置外周沟道(10)时,电场因外周沟道(10)的存在而被分散。由此,由于缓和了阳极电极(40)的角部中的电场集中,因此难以产生绝缘破坏。

    半导体外延膜的制作方法及其工艺控制系统

    公开(公告)号:CN116411344A

    公开(公告)日:2023-07-11

    申请号:CN202211095122.4

    申请日:2022-09-05

    摘要: 本发明涉及半导体器件制作工艺技术领域,提供了一种半导体外延膜的制作方法及其工艺控制系统,制作方法包括将硅衬底放置在超高真空室,控制超高真空室为设定真空度;将硅衬底加热到第一预定温度,去除硅衬底表面的天然氧化物层;降低温度至预设的第二预定温度,提供锶原子流,在硅衬底表面沉积生长设定厚度的二硅化锶膜。工艺控制系统包括主控模块、反射高能电子衍射仪、红外高温计和电离压力计;主控模块分别与反射高能电子衍射仪、红外高温计和电离压力计连接,用于在半导体外延膜的制作工艺中实现工艺条件和加工的协调控制。本发明工艺简单,外延膜稳定性与重复性好,不会导致形成多晶SrSi2膜、Sr层或Sr硅化物的其他相。

    一种氮面式GaN二极管及其制备工艺

    公开(公告)号:CN116230779A

    公开(公告)日:2023-06-06

    申请号:CN202310426512.3

    申请日:2023-04-11

    申请人: 深圳大学

    摘要: 本发明提供了一种氮面式GaN二极管,包括由上至下叠加为整体结构的阳极金属层、衬底、n+‑GaN外延层、n‑‑GaN外延层和阴极金属层,所述衬底为非掺杂的GaN单晶,所述n‑‑GaN外延层的Ga面与阴极金属层采用欧姆接触,所述衬底的N面与阳极金属层采用肖特基接触,形成肖特基势垒。本发明所提供的氮面式GaN二极管采用非掺杂的GaN单晶为衬底,采用非掺杂的GaN单晶衬底制成的耐压层可以提高氮面式GaN二极管的耐压强度,提高抗冲击的性能;并对n+‑GaN外延层与n‑‑GaN外延层的厚度与净载流子浓度的控制,优化结构设计,提高器件的整体耐压性能,衬底的N面与阳极金属层采用肖特基接触来减少漏电;而在Ga面形成欧姆接触减少接触电阻,进一步减少器件的导通电阻。

    一种肖特基短路点反向阻断双端固态闸流管及其制备方法

    公开(公告)号:CN116230757A

    公开(公告)日:2023-06-06

    申请号:CN202310002493.1

    申请日:2023-01-03

    发明人: 梁琳 卿正恒

    摘要: 本发明公开了一种肖特基短路点反向阻断双端固态闸流管,固态闸流管为四层PNPN结构,且阴极侧和阳极侧均设置有电极,阴极侧N+发射极与阴极发射极以电阻形式形成欧姆接触,阴极短路点与阴极金属以二极管形式形成肖特基接触;N+发射极的掺杂浓度为1×1017cm‑3~1×1021cm‑3,结深为10μm~25μm;P基区掺杂浓度为1×1014cm‑3~1×1017cm‑3,深度为35μm~100μm;N基区掺杂浓度为2×1013cm‑3~1×1014cm‑3,深度为100μm~400μm;阳极侧发射极P+掺杂浓度为1×1014cm‑3~1×1021cm‑3,深度为35μm~100μm,且阴极侧设置有成千上万个直径为100μm~500μm的短路点。本发明通过引入肖特基,使得RBDT有更大范围的阴极发射极压降在阈值电压Vb以上,增大了器件的开通面积,缩小了器件的发热,增大了器件电流上升率耐量。

    一种氧化镓半导体肖特基二极管及其制作方法

    公开(公告)号:CN109449214B

    公开(公告)日:2023-05-30

    申请号:CN201811480787.0

    申请日:2018-12-05

    申请人: 山东大学

    摘要: 本发明的氧化镓(Ga2O3)半导体肖特基二极管,包括半导体层、阳极电极和阴极电极,特征在于:半导体层为Ga2O3薄膜,阳极电极为锡的氧化物(SnOx)。本发明的肖特基二极管的制作方法,包括:a).制备Ga2O3薄片;b).薄片清洗;c).Ga2O3薄片刻蚀;d).制备阴极和金属接触点层;e).退火处理;f).制备SnOx薄膜;g).制备阳极金属触点层。本发明的氧化镓半导体肖特基二极管,理想因子(为1.02)非常接近1、势垒高度为1.17 eV、开关比超过1010,所获取的肖特基二极管性能优良。本发明的肖特基二极管的制作方法,用SnOx作为肖特基接触电极,进而得到高性能的Ga2O3肖特基二极管。

    电力用半导体装置
    27.
    发明授权

    公开(公告)号:CN111656532B

    公开(公告)日:2023-05-09

    申请号:CN201880087962.1

    申请日:2018-12-18

    摘要: 为了提供降低缺陷层所引起的泄漏电流而阈值电压的变动小的电力用半导体装置,具备:单晶n型半导体基板(1);n型外延膜层(2),形成于单晶n型半导体基板的表面,具有凹部(50)及凸部(51);阴极电极(6),形成于单晶n型半导体基板的与表面相反一侧的面;绝缘膜(4),形成于凸部的顶部(512)的第一区域(57);p型薄膜层(3),形成于绝缘膜及n型外延膜层的表面,在与n型外延膜层之间形成pn结;以及阳极电极(5),至少一部分形成于p型薄膜层的表面,一部分贯通p型薄膜层及绝缘膜,在与顶部的边缘部(513)之间被第一区域隔开的第二区域(56)在与n型外延膜层之间,形成肖特基结。

    一种金属阵列的制备方法,该金属阵列以及使用该金属阵列的肖特基二极管和电容器

    公开(公告)号:CN116013781A

    公开(公告)日:2023-04-25

    申请号:CN202310152753.3

    申请日:2023-02-22

    发明人: 陈祖旺

    摘要: 本发明涉及一种金属阵列的制备方法,该金属阵列以及使用该金属阵列的肖特基二极管和电容器。本发明的金属阵列的制备方法,包括如下步骤:在基板上形成一个以上的第一金属单元,形成第一金属阵列M1;在第一金属阵列M1上沉积有机自组装单分子层,包覆在每一个第一金属单元的外表面;从第一金属单元的间隙开始沉积第二金属,形成包覆于第一金属阵列M1的第二金属层M2;在第二金属层M2上方粘贴粘性胶带;将粘性胶带沿着与第一金属阵列M1的分布方向不同的方向去除,去除部分第二金属层M2;将M1和M2之间的有机自组装单分子层去除,得到金属阵列。本发明金属阵列的制备方法,使金属阵列的生产过程简单、制备效率高、产量高、稳定性强。