片上系统(SoC)的系统级验证

    公开(公告)号:CN107850641A

    公开(公告)日:2018-03-27

    申请号:CN201680032730.7

    申请日:2016-06-06

    Abstract: 公开了用于验证集成电路,尤其是由其构成的片上系统的改进的方法和结构。我们的方法——我们称为快速错误检测——硬件(QED-H)——有利地快速检测和修复SoC硬件部件内的异常(漏洞)——并且特别地定制的不必是软件可编程的SoC硬件部件。进一步有利地,本公开的方法与现有的快速错误检测(QED)技术兼容,并且还可扩展至目标软件可编程部件。与现有方法强烈对比,本公开的方法表示新系统验证方法,其在软件和硬件部件中无缝且系统地建立验证检查,因而使整个SoC的所有数字部件的极快速错误检测和定位能够有利地产生生产率和上市时机收益。

    并入有包括拓扑绝缘体的拓扑材料的电装置及光学装置

    公开(公告)号:CN103238101A

    公开(公告)日:2013-08-07

    申请号:CN201180058692.X

    申请日:2011-12-07

    Inventor: 张首晟 张笑

    CPC classification number: H01L43/08 H01F1/0009 H01F1/401 H01L29/785 H01L31/08

    Abstract: 本发明涉及一种包括电流传输层的电装置,所述电流传输层是使用选自由拓扑绝缘体、量子反常霍尔QAH绝缘体、拓扑绝缘体变体及拓扑磁性绝缘体组成的群组的拓扑材料的层来形成。在一个实施例中,所述电流传输层形成集成电路上的导线,其中所述导线包括两个空间分隔的边缘通道,每一边缘通道仅运载在一个方向上传播的电荷载流子。在其它实施例中,一种光学装置包括使用所述拓扑材料的层形成的光学层。所述光学层可为光吸收层、光发射层、光传输层或光调制层。

Patent Agency Ranking