-
公开(公告)号：CN116314319B
公开(公告)日：2025-05-27
申请号：CN202310219230.6
申请日：2023-03-07
Applicant: 复旦大学
Abstract: 本发明提供了一种增强型氮化镓功率器件，在p‑GaN层与栅极金属层之间设置栅介质层。由于栅介质层和p‑GaN层所具有的导带差可以提升AlGaN/GaN异质结处的势陷位置，使其进一步远离费米能级，从而可有效提高阈值电压，同时栅介质的引入可改善增强型氮化镓功率器件的栅漏电，解决现有的增强型氮化镓功率器件的栅压摆幅较小的问题。
-
公开(公告)号：CN116613061A
公开(公告)日：2023-08-18
申请号：CN202310440155.6
申请日：2023-04-23
Applicant: 复旦大学
IPC: H01L21/285 , H01L29/51 , H01L29/778 , H01L21/335
Abstract: 本发明提供了一种栅介质层的制作方法，栅介质层形成于MIS‑HEMT器件中，包括：提供一MIS‑HEMT器件结构；MIS‑HEMT器件结构的表面包括一栅介质区域；提供第一前驱体与第二前驱体，并在栅介质区域吸附第一前驱体与第二前驱体，以形成第一栅介质层；利用氧气等离子体轰击第一栅介质层，以形成第二栅介质层；第二栅介质层表征了去除第一栅介质层中的第一杂质之后的栅介质层；第一杂质表征了形成第一栅介质层的表面缺陷的杂质；重复前述两个步骤N‑1次，直到生长出第一厚度的第二栅介质层为止；其中，每次生长的第一厚度的第二栅介质层均形成于前一次生长的第一栅介质层的表面；N为大于等于1的正整数。以解决如何减小AlGaN/GaNHEMTs中栅介质层的界面陷阱的问题。
-
公开(公告)号：CN116504617A
公开(公告)日：2023-07-28
申请号：CN202310440157.5
申请日：2023-04-23
Applicant: 复旦大学
IPC: H01L21/285 , H01L29/51 , H01L21/335 , H01L29/778
Abstract: 本发明提供了一种介质层的制备方法，介质层形成于GaNHEMT功率器件中，包括：提供一待处理样品；待处理样品的表面包括介质生长区域；在介质生长区域生长第一厚度的介质层；利用氩气等离子体轰击介质层的表面；氩气等离子体用于轰击介质层的表面，以破坏介质层中的第一化学键；重复前述两个步骤N‑1次，直到生长出第二厚度的介质层为止；其中，每次生长的第一厚度的介质层均形成于前一次生长的介质层的表面；N为大于等于1的正整数。该技术方案解决了如何实现介质薄膜的低缺陷生长的问题，缓解了GaNHEMT器件电流崩塌现象，一定程度上避免了动态功耗增加，使得器件的输出电流减小、输出功率密度降低等问题，提高了器件的动态性能。
-
公开(公告)号：CN116314319A
公开(公告)日：2023-06-23
申请号：CN202310219230.6
申请日：2023-03-07
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/06 , H01L29/423
Abstract: 本发明提供了一种增强型氮化镓功率器件，在p‑GaN层与栅极金属层之间设置栅介质层。由于栅介质层和p‑GaN层所具有的导带差可以提升AlGaN/GaN异质结处的势陷位置，使其进一步远离费米能级，从而可有效提高阈值电压，同时栅介质的引入可改善增强型氮化镓功率器件的栅漏电，解决现有的增强型氮化镓功率器件的栅压摆幅较小的问题。
-
公开(公告)号：CN116314316A
公开(公告)日：2023-06-23
申请号：CN202310211027.4
申请日：2023-03-07
Applicant: 复旦大学
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本发明提供了一种抗反向导通电流的凹栅增强型GaN HEMT结构，包括：阳极、阴极及依次堆叠的衬底、缓冲层、PN结、分隔层、凹栅增强型GaN HEMT器件；其中：PN结包括P型掺杂区以及N型掺杂区，且P型掺杂区包裹N型掺杂区；凹栅增强型GaN HEMT器件包括在分隔层上依次形成的第一成核层、沟道层以及势垒层；势垒层上开设有第一凹槽，第一凹槽贯穿势垒层，第一凹槽内填充有栅介质层以及栅极金属以形成栅极；且栅极两侧的势垒层上分别形成有源极和漏极；其中；阳极与P型掺杂区电性连接，且阳极电性连接至源极；阴极与N型掺杂区电性连接，且阴极电性连接至漏极；其中，N型掺杂区覆盖漏极下方的区域，且延伸至栅极下方的区域；通过PN结可抑制器件的反向导通电流。
-
Patent Agency Ranking
公开(公告)号：CN116246957A
公开(公告)日：2023-06-09
申请号：CN202310223425.8
申请日：2023-03-09
Applicant: 复旦大学
IPC: H01L21/335 , H01L29/778 , H01L29/40 , H01L29/423 , H01L29/15
Abstract: 本发明提供了一种p型沟道GaN HEMT器件及其制备方法，通过在隔离层上外延若干层超晶格结构，隔离层的第一部分缺失，使得若干层超晶格结构的第一部分和隔离层之间形成空腔，若干层超晶格结构的第一部分包括间隔设置的N个鳍型单元，且位于空腔上方的N个鳍型单元的部分对应形成N个超晶格纳米线，栅金属分别从四周包裹每个超晶格纳米线，其中的每层超晶格结构均包括沿远离所述衬底方向依次形成的pAlGaN层、pGaN层；每层超晶格结构对应形成一导电沟道，本发明利用多个超晶格纳米线提高p型沟道GaN HEMT器件的输出电流，同时，环形栅金属分别从四周完全关断所有导电沟道，提高了p型沟道GaN HEMT器件的栅控能力及开关性能，从而实现提高p型沟道GaN HEMT器件性能的效果。
-
公开(公告)号：CN115985909A
公开(公告)日：2023-04-18
申请号：CN202310185737.4
申请日：2023-03-01
Applicant: 复旦大学
IPC: H01L27/06 , H01L21/82 , H01L21/8252
Abstract: 本发明提供了一种GaN器件与SiC器件的集成芯片，包括：第一SiC衬底；GaN驱动电路，所述GaN驱动电路包括第一沟道层；所述第一沟道层外延形成于所述第一SiC衬底上，且直接接触所述第一SiC衬底；第一功率器件，所述第一功率器件与所述GaN驱动电路均形成于所述第一SiC衬底上；其中，所述第一SiC衬底的晶格常数适配于所述第一沟道层的晶格常数。本发明提供的技术方案，实现了GaN器件与SiC器件的集成的同时，保证了第一SiC衬底表面生长的第一沟道层的质量，实现了器件性能的提升。
-
公开(公告)号：CN112992895B
公开(公告)日：2023-01-24
申请号：CN202110111817.6
申请日：2021-01-27
Applicant: 复旦大学
IPC: H01L27/085 , H01L21/8252 , H02M3/155
Abstract: 本发明提供了一种GaN基开关集成单元与GaN基开关管的晶圆结构的制备方法，其中的制备方法，包括：在所述P型衬底上形成若干N阱；在所述P型衬底上依次外延多个外延层；基于所述多个外延层，形成每个GaN基开关管的器件层；其中的第一GaN基开关管的器件层形成在所述N阱上，第二GaN基开关管的器件层形成在所述N阱外的所述P型衬底上；在所述第一GaN基开关管的器件层与所述第二GaN基开关管的器件层上分别形成第一衬底连接部与第二衬底连接部。本发明兼顾了高侧管、低侧管的集成需求，以及高侧管、低侧管衬底电压变化的一致性。
-
公开(公告)号：CN115621299A
公开(公告)日：2023-01-17
申请号：CN202211255257.2
申请日：2022-10-13
Applicant: 复旦大学
IPC: H01L29/06 , H01L29/20 , H01L29/78 , H01L21/336
Abstract: 本发明提供了一种外延结构的制备方法、氮化镓器件及器件制备方法，外延结构的制备方法包括：提供一衬底并对其进行清洗；将清洗后的衬底放入MOCVD设备的反应腔中并通入H2、NH3进行高温处理；在高温处理后的衬底上生成AlN成核层；在AlN成核层上依次生长缓冲层以及GaN沟道层；在GaN沟道层上外延AlN空间插入层；在AlN空间插入层上外延AlxGaN势垒层；在AlxGaN势垒层上外延AIN钝化层；在AlN钝化层上外延SiN钝化层；上述SiN/AlN/AlxGaN/AlN/GaN层均在MOCVD设备的反应腔中原位进行。由于MOCVD高温生长的AlN为单晶，与GaN的晶格失配很小，因而可以形成较高质量的界面，极大改善其动态特性。使用该外延结构的氮化物半导体器件可以有效抑制器件的“电流崩塌”效应，同时提高氮化物半导体器件的耐压性能。
-
公开(公告)号：CN115548095A
公开(公告)日：2022-12-30
申请号：CN202211255572.5
申请日：2022-10-13
Applicant: 复旦大学
IPC: H01L29/06 , H01L29/20 , H01L29/423 , H01L29/778 , H01L21/335
Abstract: 本发明提供了一种增强型氮化镓器件，包括：衬底；沿远离衬底方向依次形成于衬底上的沟道层以及势垒层；形成于势垒层上的漏极、栅极和源极；钝化层，钝化层位于势垒层上，且覆盖所述栅极、源极与漏极，并填充栅极与源极以及栅极与漏极之间的间隙；金属互连层，贯穿钝化层，且分别与漏极、栅极和源极连接；栅极场板，栅极场板覆盖于栅极顶端的钝化层的表面上，且与源极金属互连层接触；其中，栅极包括：沿远离势垒层的方向依次形成的p‑GaN层、三族氮化物薄层以及栅金属层；三族氮化物薄层的材料是InN、AlN、InGaN或InAlN。因而本发明提供的技术方案可有效抑制器件的栅极漏电，及长期栅极电应力下产生的栅极击穿问题，实现了提高器件栅控能力和可靠性的目的。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.025 seconds)
