-
公开(公告)号：CN103681658A
公开(公告)日：2014-03-26
申请号：CN201310436970.1
申请日：2013-09-24
申请人： 美国亚德诺半导体公司
IPC分类号： H01L27/02 , H01L29/778 , H01L21/82 , H01L21/335
CPC分类号： H01L21/8252 , H01L27/0248 , H01L27/0605 , H01L29/2003 , H01L29/205 , H01L29/7786
摘要： 本公开涉及双向异质结化合物半导体保护装置及其形成方法。包括多栅高电子迁移率晶体管(HEMT)、正向传导控制块和反向传导控制块的保护电路被布置在第一终端和第二终端之间。多栅HEMT包括明确的漏极/源极、第一耗尽模式(D-模式)栅极、第一增强模式(E-模式)栅极、第二E-模式栅极、第二D-模式栅极以及明确的源极/漏极。漏极/源极和第一D-模式栅极被连接至第一终端和源极/漏极，第二D-模式栅极被连接至第二终端。正向传导控制块在第一和第二终端之间的电压差大于正向传导触发电压时使得第二E-模式栅极导通，反向传导控制块在电压差比反向传导触发电压更负时使得第一E-模式栅极导通。
-
公开(公告)号：CN103681657A
公开(公告)日：2014-03-26
申请号：CN201310436506.2
申请日：2013-09-24
申请人： 美国亚德诺半导体公司
IPC分类号： H01L27/02 , H01L29/778 , H01L21/82 , H01L21/335
CPC分类号： H01L21/8252 , H01L27/0248 , H01L27/0605 , H01L29/41758 , H01L29/42316 , H01L29/7783
摘要： 本公开涉及异质结化合物半导体保护夹及其形成方法。保护夹被布置在第一终端与第二终端之间，并包括多栅高电子迁移率晶体管（HEMT）、限流电路以及正向触发控制电路。多栅HEMT包括漏极/源极、源极/漏极、第一耗尽模式（D-模式）栅极、第二D-模式栅极以及布置在第一和第二D-模式栅极之间的增强模式（E-模式）栅极。漏极/源极和第一D-模式栅极连接至第一终端，源极/漏极和第二D-模式栅极连接至第二终端。正向触发控制电路和限流电路分别耦接在E-模式栅极与第一和第二终端之间。正向触发控制电路在第一终端的电压比第二终端的电压高正向触发电压时向E-模式栅极提供激活电压。
-
公开(公告)号：CN109713916B
公开(公告)日：2022-04-15
申请号：CN201811256259.7
申请日：2018-10-26
申请人： 美国亚德诺半导体公司
摘要： 本公开涉及通过控制信号放大控硅整流器动态触发和关断。提供通过控硅整流器(SCR)触发放大控制的电过应力保护。在某些配置中，过应力保护电路包括用于检测接口的第一垫盘和第二垫盘之间是否存在过应力事件的控制电路，以及电连接在第一垫盘和第二垫盘之间的放电电路。由控制电路选择性地激活。该接口对应于集成电路(IC)，片上系统(SoC)或系统级封装(SiP)的电子接口。放电电路包括第一较小的SCR和第二较大的SCR。响应于检测到过应力事件，控制电路激活较小的SCR，SCR又激活较大的SCR以在第一垫盘和第二垫盘之间提供夹紧。
-
公开(公告)号：CN106158849B
公开(公告)日：2020-04-14
申请号：CN201610319631.9
申请日：2016-05-13
申请人： 美国亚德诺半导体公司
发明人： S·帕萨萨拉希 , J·A·塞尔瑟多 , R·卡里略-拉姆利兹
IPC分类号： H01L27/02
摘要： 本公开涉及用于射频通信系统的静电放电保护电路。提供了用于射频电路的静电放电(ESD)保护的装置和方法。在一些配置中，ESD保护电路包括串联地电连接在射频信号引脚与射频地引脚之间的两对以上场效应晶体管(FET)。两对以上FET中的每一对均包括用于提供应对负极性ESD事件的保护的负ESD保护FET以及用于提供应对正极性ESD事件的保护的正ESD保护FET。负ESD保护FET的源极和栅极彼此电连接，并且所述正ESD保护FET的源极和栅极彼此电连接。另外地，负ESD保护FET和正ESD保护FET的漏极彼此电连接。ESD保护电路展现出相对低的电容和平坦的电容对电源特性。
-
公开(公告)号：CN110890359A
公开(公告)日：2020-03-17
申请号：CN201910839609.0
申请日：2019-09-06
申请人： 美国亚德诺半导体公司
IPC分类号： H01L27/02
摘要： 本公开涉及用于机动车和通信系统收发器接口的设备。通信接口保护装置包括：电连接到第一端子的第一电气过应力(EOS)保护开关和电连接到第二端子的第二EOS保护开关。第一和第二EOS保护开关中的每一个包括第一半导体控制的整流器(SCR)和第二SCR以及阴极电连接到所述第一SCR的阳极的第一二极管和阴极电连接到所述第二SCR的阳极的第二二极管，所述第一EOS保护装置被配置为响应于在所述第一和第二端子之间引起第一偏置的EOS条件而激活，并且其中所述第二EOS保护装置被配置为响应于在所述第一和第二端子之间引起第二偏置的EOS条件而激活。
-
公开(公告)号：CN105609541B
公开(公告)日：2019-11-01
申请号：CN201510786965.2
申请日：2015-11-17
申请人： 美国亚德诺半导体公司
IPC分类号： H01L29/06
摘要： 提供了用于收发器接口过压钳位的装置和方法。在某些配置中，接口器件包括第一p型阱区和n型隔离结构中的第二p型阱区。另外，钳位器件包括第一p型有源区和第一p型阱区中且电连接到钳位器件的第一端子的第一n型有源区。此外，钳位器件包括第二p型有源区和第二p型阱区中且电连接到钳位器件的第二端子的第二n型有源区。n型隔离结构处于半导体基底的p型区中，并且使第一和第二p型阱区与p型基底区电隔离。钳位器件还包括位于第一和第二n型有源区之间的阻塞电压调谐结构。
-
公开(公告)号：CN106057795B
公开(公告)日：2019-08-27
申请号：CN201610207407.0
申请日：2016-04-06
申请人： 美国亚德诺半导体公司
IPC分类号： H01L27/02
摘要： 本发明涉及高速接口保护装置。公开的技术涉及电子器件，更特别地涉及保护电路免受诸如电过应力/静电放电的暂态电事件破坏的保护器件。保护器件包括半导体衬底，该半导体衬底中形成有至少两个阱以及在至少两个阱下面且接触至少两个阱的深阱。器件另外包括形成在至少两个阱中的一个阱中且具有第一导电类型的第一重掺杂区域和第二导电类型的第一重掺杂区域的第一PN二极管，并且包括第二PN二极管，该第二PN二极管形成在至少两个阱中的一个阱中并且具有第一导电类型的第二重掺杂区域和第二导电类型的第二重掺杂区域。
-
公开(公告)号：CN105938831B
公开(公告)日：2019-01-29
申请号：CN201610121115.5
申请日：2016-03-03
申请人： 美国亚德诺半导体公司
IPC分类号： H01L27/04
摘要： 本发明涉及具有有源泄漏电流补偿的过压开关的装置和方法。提供具有有源泄漏电流补偿的过压开关的装置和方法。在某些配置中，集成电路包括：输入节点和电连接到输入节点的保护设备或过压开关。该保护设备包括：第一阱和第二阱。第二阱被定位成邻近所述第一阱和具有相反于第一阱的导电类型。此外，该保护设备的第一端子电连接到第一阱和到IC的输入节点。该保护设备还包括漏电流补偿电路，用于基于所述第一端子的电压电平控制第二阱的电压电平，以抑制所述保护设备的第一端子的漏电流。
-
公开(公告)号：CN108155636A
公开(公告)日：2018-06-12
申请号：CN201711271836.5
申请日：2017-12-06
申请人： 美国亚德诺半导体公司
IPC分类号： H02H9/04
摘要： 本公开涉及有源接口电阻调制开关。在某些构造中，半导体芯片的输入/输出(IO)接口包括：引脚；连接引脚的接口开关；和使用有源反馈控制接口开关的电阻的过应力检测和有源控制电路。过应力检测和有源控制电路响应于检测第一节点和第二节点之间的瞬时过应力事件而增加接口开关的电阻。因此，过应力检测和有源控制电路提供单独的检测和逻辑控制以选择性地修改接口开关的电阻，使得接口开关在正常操作条件下以低电阻操作，并且在过应力条件下以高电阻操作。
-
公开(公告)号：CN107645157A
公开(公告)日：2018-01-30
申请号：CN201710587986.0
申请日：2017-07-19
申请人： 美国亚德诺半导体公司
IPC分类号： H02H9/04
摘要： 本发明提供了具有瞬态激活和激活释放控制的高电压钳位装置。公开了一种集成电路，包括：电连接在第一节点和第二节点之间的钳位装置，其中钳位装置由钳位激活信号选择性地启动；被配置为基于第一节点的电压产生隔离电压的隔离电路；和有源钳位控制电路，包括：被配置为基于隔离电压来检测第一节点处的瞬态过应力事件的存在的触发电路，其中触发电路激活调节电压以响应检测到瞬态过应力事件的存在；和被配置为通过控制钳位激活信号来控制钳位装置的激活和释放的逻辑电路，其中逻辑电路被配置为从调节电压接收功率。
-
-
-
-
-
-
-
-
-
搜索结果
46 条记录 (耗时 0.045 秒)
