-
公开(公告)号：CN106027030A
公开(公告)日：2016-10-12
申请号：CN201610335138.6
申请日：2016-05-19
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03K19/094
CPC分类号： H03K19/094
摘要： 本发明公开了一种高速高线性全差分跟随器，包括源极跟随器，所述源极跟随器包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、采样开关KP、采样开关KN和两个采样电容CL，该全差分跟随器还包括输入管衬底电压偏置电路，所述输入管衬底电压偏置电路包括第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管。在本发明中，输入管M1和M2的衬底电压会随着输入电压VIP和VIN的变化而变化，这会大大缓解传统输入NMOS管的衬底偏置效应，使得源极跟随器的输出阻抗趋于稳定，从而明显提高源极跟随器的线性度。
-
公开(公告)号：CN106026954A
公开(公告)日：2016-10-12
申请号：CN201610307297.5
申请日：2016-05-10
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03F3/45
CPC分类号： H03F3/45183 , H03F2203/45631
摘要： 本发明提供一种运算放大器频率补偿电路，包括增益电路、输出电路以及增益电路的尾电流源自举电路，其中增益电路的接地端分别与尾电流源自举电路的第一端和第二端连接，增益电路的输出端分别与输出电路的第一输入端、尾电流源自举电路的输入端连接，尾电流源自举电路的输出端连接偏置电压并通过第一电阻连接输出电路的第二输入端，输出电路的第二输入端通过第一电容连接增益电路的输出端。本发明基于由第一电阻和第一电容构成的RC网络，使运算放大器产生左半平面零点z，并且通过调节RC的大小，可以实现左半平面零点z和运算放大器第一非主极点的完全抵消，从而实现运算放大器的频率补偿；同时，本发明可以明显提高运算放大器的单位增益带宽。
-
公开(公告)号：CN105763172A
公开(公告)日：2016-07-13
申请号：CN201610076103.5
申请日：2016-02-03
申请人： 中国电子科技集团公司第二十四研究所
CPC分类号： H03K3/012 , H03K3/356008
摘要： 本发明公开了一种高速低功耗触发器，包括控制信号生成电路、使能单元和锁存器结构，所述锁存器结构包括两输入端、两输出端、两使能端、第二使能端和接地端，所述使能单元包括两使能电路，所述控制信号生成电路的输出信号X和外部控制信号D作为第一使能电路的输入信号，所述第一使能电路的输出端与第一使能端连接，所述控制信号生成电路的输出信号X和外部控制信号D的反相信号DB作为第二使能电路的输入信号，所述第二使能电路的输出端与第二使能端连接；本发明所提出的触发器结构和传统结构相比，电路结构简单，并且锁存器的输出端寄生电容很小，提高了触发器的速度，并且没有静态功耗。
-
公开(公告)号：CN105720935A
公开(公告)日：2016-06-29
申请号：CN201610039247.3
申请日：2016-01-21
申请人： 中国电子科技集团公司第二十四研究所
CPC分类号： H03F3/45183 , H03F3/45497 , H03F2200/411 , H03F2203/45528 , H03G1/007
摘要： 本发明提供一种衬底输入结构的跨导放大器，包括PMOS管M1、M2、M3和M4构成的衬底输入正反馈输入级结构，NMOS管M5、M6、M7、M8和PMOS管M9、M10构成的自偏置有源负载结构，恒流源，跨导放大器补偿电容CC和负载电容CL。本发明分别将输入级中PMOS管M3和M4的衬底和其栅极相连，从而直接将输入信号加在PMOS管M3和M4栅极之上，连接方式非常简单，非理想的寄生效应被降到最小，既能实现提高输入级跨导的思路，又不需要引入RC网络，大大减小了电路设计成本，使得电路非常容易实现，而且没有静态功耗；同时补偿电容的连接方式，将跨导放大器的第一个非主极点推向更高的频率，使得跨导放大器单位增益带宽增加的同时，保持了合适的相位裕度，增强了跨导放大器的稳定性。
-
公开(公告)号：CN105700609A
公开(公告)日：2016-06-22
申请号：CN201610256167.3
申请日：2016-04-22
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G05F1/56
CPC分类号： G05F1/56
摘要： 本发明提供一种参考电压产生电路，包括：电平转换电路，包括第一电荷泵、第一差分运算放大器、第一NMOS晶体管、第一电阻、第二电阻及第三电阻，其中，第一差分运算放大器、第一电荷泵、第一NMOS晶体管及第一电阻构成第一单位增益结构；用于通过所述第一单位增益结构输出参考电压，并通过第一电阻、第二电阻及第三电阻以差分形式将所述参考电压输出到所述前级驱动电路；前级驱动电路，包括第二差分运算放大器和第三差分运算放大器、第二电荷泵和第三电荷泵、第二NMOS晶体管、第一PMOS晶体管以及第四电阻，其中，第二差分运算放大器、第二电荷泵、第二NMOS晶体管构成第二单位增益结构，第三差分运算放大器、第三电荷泵、第一PMOS晶体管构成第三单位增益结构；用于根据所述第二单位增益结构及第三单位增益结构对所述电平转换电路输出的参考电压进行驱动；如此，本发明实施例提供的参考电压产生电路具有更高的建立精度和更大的输出摆幅。
-
公开(公告)号：CN103178852A
公开(公告)日：2013-06-26
申请号：CN201310090302.8
申请日：2013-03-20
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03M1/12
CPC分类号： H03M1/1255 , H03M1/167
摘要： 本发明涉及一种高速采样前端电路，它包括MDAC采样网络、基准电压产生电路、比较器阵列、运算放大器、输出短接开关、占空比可调的时钟稳定电路、状态控制模块和反馈控制模块。该高速采样前端电路功耗低、采样率高和采样网络输入带宽高，MDAC采样网络和比较器阵列时间常数的精确匹配，大幅提高了采样网络的输入带宽。利用采样电容作为反馈电容和DAC运算电容，将运算放大器的反馈系数提高两倍以上，运放带宽要求降低50%，节省运算放大器功耗50%以上。采用占空比可调的时钟稳定电路，压缩采样时间，增加放大相时间，实现了采样频率的大幅度提升。仅需一个输入基准电压，降低了基准电压产生电路的设计复杂度。本发明可以广泛应用于流水线A/D转换器。
-
公开(公告)号：CN110247663B
公开(公告)日：2022-04-19
申请号：CN201810195754.5
申请日：2018-03-09
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明公开了一种高速动态比较器，包括输入NMOS管M1/M2，由NMOS管M4/M5和PMOS管M7/M8构成的锁存器结构，由NMOS管M6和PMOS管M9构成的复位控制开关，由NMOS管M3/M10/M11构成的下拉管；同时还包括反相器I0/I1/I2，延迟单元d1/d2，与门AND1/AND2，以及同或门XNOR；本发明通过控制M10和M11的先后关闭顺序来使tip和tin同时导通形成高速模式和低速模式，进而导通电流增大，进而先进入锁存状态，从而可以对噪声进行有效的抑制，此外，还可以将该高速动态比较器现有的逐次逼近型模数转换器和电子设备中，实现广泛的应用价值。
-
公开(公告)号：CN106941345B
公开(公告)日：2020-03-10
申请号：CN201710160382.8
申请日：2017-03-17
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03K3/3562 , H03M1/46
摘要： 本发明提供一种D触发器和异步逐次逼近型模数转换器，该D触发器，包括复位端f、时钟端CK、信号输入端D和信号输出端Q，其中D触发器在复位端f有效、时钟端CK无效时进行复位，在退出复位状态后，时钟端CK出现第一次有效时，对信号输入端D输入的信号进行锁存，以使信号输出端Q输出的信号始终保持与锁存的信号相同，直至D触发器再次进行复位。本发明中异步逐次逼近型模数转换器通过采用本发明所述的D触发器，可以降低逻辑开关控制器的设计难度，节约芯片的面积，提高逐次逼近型模数转换器的转换速率，避免出现电容建立不稳定的问题。
-
公开(公告)号：CN107370487A
公开(公告)日：2017-11-21
申请号：CN201710586131.6
申请日：2017-07-18
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03M1/12
摘要： 本发明提供一种基于NMOS管的栅压自举开关电路，包括用于采样的NMOS管MN1，电压自举电路BOOST，采样开关衬底耦合电容C1，采样开关MN1衬底放电开关MN8，本发明在采样NMOS管NM1的栅极和衬底之间加入了一个耦合电容C1，在采样开关的衬底和地之间加入一个放电开关MN8，当输入信号VIN变化时，如果采样保持电路处于采样状态，放电开关NM8断开，通过自举电路模块BOOST产生的自举效果，当输入信号VIN变化时，如果采样保持电路处于保持状态，放电开关NM8导通，采样开关NM1的衬底电压被下拉到地，同时，采样开关NM1的栅极电压也被下拉到地，从而采样开关NM1断开。本发明所提出的采样保持开关及其辅助电路，和传统结构相比，线性度明显提高。
-
-
-
-
-
-
-
-
搜索结果
49 条记录 (耗时 0.044 秒)
