-
公开(公告)号：CN108988861B
公开(公告)日：2021-10-08
申请号：CN201810884372.3
申请日：2018-08-06
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明公开一种电流模余量放大器，包括：基准电流源、开关电流数模转换器及电阻反馈放大网络，所述基准电流源与开关电路数模转换器及电阻反馈放大网络相连，所述开关电路数模转换器还与电阻反馈放大网络相连；所述基准电流源用于产生基准电流，所述开关电流数模转换器用于产生模拟电流信号，所述电阻反馈放大网络用于将电流信号通过电阻转换为电压信号，并对电压值余量进行放大，以适合后级流水线继续进行量化转化。本发明简化了水线模数转换器中的余量放大器的时序设计，提升余量放大器的速度，相较于传统结构具有时序电路设计简单、转换速度快等优点。可广泛应用于模数转换器系统。
-
公开(公告)号：CN109450409A
公开(公告)日：2019-03-08
申请号：CN201810885463.9
申请日：2018-08-06
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明公开了一种双极时钟占空比调节系统，包括：占空比调整单元、波形整形单元及共模调整设置单元，时钟信号先被输入到所述波形整形单元进行整形，整形后的一个时钟沿直接与共模调整设置单元相连接，经过波形整形单元整形后所输出的整形时钟通过所述占空比调整单元进行占空比调整，再经过波形整形单元进行波形整形，最后将经过占空比调整的边沿输入所述共模调整设置单元，由所述共模调整设置单元完成整个占空比的组合，形成一个完成共模调整占空比可调时钟输出。本发明设计的双极时钟占空比调节系统具有结构简单，易于与双极系统相集成，同时能实现时钟占空比及输出共模的调节，具有显著的优势。
-
公开(公告)号：CN105070318B
公开(公告)日：2019-01-11
申请号：CN201510475929.4
申请日：2015-08-06
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明公开一种应用于逐次逼近型模数转换器的高速移位寄存器，包括第一D触发器单元、第二D触发器单元和开关阵列K1、K2、…、KN；第一D触发器单元包括1个D触发器DFF0和N‑1个D触发器DFF1，DFF0的复位端和每个DFF1的复位端接采样控制信号，所有D触发器的时钟端与比较器的使能信号相连，DFF0的输入端接地，输出信号Q1接第一个DFF1的输入端并控制开关K1，第一个DFF1的输出信号Q2接第二个DFF1的输入端并控制开关K2，以此类推；第二D触发器单元包括N个D触发器DFF1，每个DFF1的复位端接采样控制信号，时钟端一一通过开关K1～KN与与非门输出信号连接，输入端一一通过开关K1～KN与比较器输出驱动电路的输出信号连接。本发明有效压缩传统结构带来的延迟时间较长的问题。
-
公开(公告)号：CN105070318A
公开(公告)日：2015-11-18
申请号：CN201510475929.4
申请日：2015-08-06
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明公开一种应用于逐次逼近型模数转换器的高速移位寄存器，包括第一D触发器单元、第二D触发器单元和开关阵列K1、K2、…、KN；第一D触发器单元包括1个D触发器DFF0和N-1个D触发器DFF1，DFF0的复位端和每个DFF1的复位端接采样控制信号，所有D触发器的时钟端与比较器的使能信号相连，DFF0的输入端接地，输出信号Q1接第一个DFF1的输入端并控制开关K1，第一个DFF1的输出信号Q2接第二个DFF1的输入端并控制开关K2，以此类推；第二D触发器单元包括N个D触发器DFF1，每个DFF1的复位端接采样控制信号，时钟端一一通过开关K1～KN与与非门输出信号连接，输入端一一通过开关K1～KN与比较器输出驱动电路的输出信号连接。本发明有效压缩传统结构带来的延迟时间较长的问题。
-
公开(公告)号：CN110247663B
公开(公告)日：2022-04-19
申请号：CN201810195754.5
申请日：2018-03-09
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明公开了一种高速动态比较器，包括输入NMOS管M1/M2，由NMOS管M4/M5和PMOS管M7/M8构成的锁存器结构，由NMOS管M6和PMOS管M9构成的复位控制开关，由NMOS管M3/M10/M11构成的下拉管；同时还包括反相器I0/I1/I2，延迟单元d1/d2，与门AND1/AND2，以及同或门XNOR；本发明通过控制M10和M11的先后关闭顺序来使tip和tin同时导通形成高速模式和低速模式，进而导通电流增大，进而先进入锁存状态，从而可以对噪声进行有效的抑制，此外，还可以将该高速动态比较器现有的逐次逼近型模数转换器和电子设备中，实现广泛的应用价值。
-
公开(公告)号：CN107370487A
公开(公告)日：2017-11-21
申请号：CN201710586131.6
申请日：2017-07-18
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03M1/12
摘要： 本发明提供一种基于NMOS管的栅压自举开关电路，包括用于采样的NMOS管MN1，电压自举电路BOOST，采样开关衬底耦合电容C1，采样开关MN1衬底放电开关MN8，本发明在采样NMOS管NM1的栅极和衬底之间加入了一个耦合电容C1，在采样开关的衬底和地之间加入一个放电开关MN8，当输入信号VIN变化时，如果采样保持电路处于采样状态，放电开关NM8断开，通过自举电路模块BOOST产生的自举效果，当输入信号VIN变化时，如果采样保持电路处于保持状态，放电开关NM8导通，采样开关NM1的衬底电压被下拉到地，同时，采样开关NM1的栅极电压也被下拉到地，从而采样开关NM1断开。本发明所提出的采样保持开关及其辅助电路，和传统结构相比，线性度明显提高。
-
公开(公告)号：CN107046425A
公开(公告)日：2017-08-15
申请号：CN201710252623.1
申请日：2017-04-18
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03M1/10
摘要： 一种基于采样间隔差值统计的采样时间误差检测系统，包括：检测器、两二倍插值器、校正滤波器及加法器，第一采样后信号与检测器的第一输入端及第一二倍插值器的输入端均相连，第二采样后信号与检测器的第二输入端及第二二倍插值器的输入端均相连，所述第一二倍插值器的输出端与加法器的第一输入端相连，所述第二二倍插值器的输出端与校正滤波器的输入端相连，所述校正滤波器的输出端与加法器的第二输入端相连，所述检测器用于接收两采样信号并对其进行处理以得到通道间误差信息，所述校正滤波器用于根据输入的通道间误差信息调整其校正值，以调整其输出的信号。本发明相对于传统的采样时间误差检测算法具有硬件设计简单以及硬件开销小的优点。
-
公开(公告)号：CN106921391B
公开(公告)日：2021-01-22
申请号：CN201710119494.9
申请日：2017-03-02
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种系统级误差校正SAR模拟数字转换器，包括自举采样开关、第一电容阵列、第二电容阵列、开关阵列、比较器、逐次逼近寄存器异步逻辑模块和用于根据输入的差分信号变化调整工作模式的误差校正比较器；本发明通过比较器在两种工作模式之间切换，可以根据比较器输入信号幅度的差别，使得比较器工作在不同的工作状态，优化了比较器的工作方式，提高了比较器的工作效率，使得整个SARADC的性能进一步提升，并且本发明不需要引入额外的冗余位进行误差校正，简化了设计难度，提高了整个SARADC的工作速度。
-
公开(公告)号：CN107370487B
公开(公告)日：2020-06-09
申请号：CN201710586131.6
申请日：2017-07-18
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03M1/12
摘要： 本发明提供一种基于NMOS管的栅压自举开关电路，包括用于采样的NMOS管MN1，电压自举电路BOOST，采样开关衬底耦合电容C1，采样开关MN1衬底放电开关MN8，本发明在采样NMOS管NM1的栅极和衬底之间加入了一个耦合电容C1，在采样开关的衬底和地之间加入一个放电开关MN8，当输入信号VIN变化时，如果采样保持电路处于采样状态，放电开关NM8断开，通过自举电路模块BOOST产生的自举效果，当输入信号VIN变化时，如果采样保持电路处于保持状态，放电开关NM8导通，采样开关NM1的衬底电压被下拉到地，同时，采样开关NM1的栅极电压也被下拉到地，从而采样开关NM1断开。本发明所提出的采样保持开关及其辅助电路，和传统结构相比，线性度明显提高。
-
公开(公告)号：CN106026954B
公开(公告)日：2019-02-19
申请号：CN201610307297.5
申请日：2016-05-10
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03F3/45
摘要： 本发明提供一种运算放大器频率补偿电路，包括增益电路、输出电路以及增益电路的尾电流源自举电路，其中增益电路的接地端分别与尾电流源自举电路的第一端和第二端连接，增益电路的输出端分别与输出电路的第一输入端、尾电流源自举电路的输入端连接，尾电流源自举电路的输出端连接偏置电压并通过第一电阻连接输出电路的第二输入端，输出电路的第二输入端通过第一电容连接增益电路的输出端。本发明基于由第一电阻和第一电容构成的RC网络，使运算放大器产生左半平面零点z，并且通过调节RC的大小，可以实现左半平面零点z和运算放大器第一非主极点的完全抵消，从而实现运算放大器的频率补偿；同时，本发明可以明显提高运算放大器的单位增益带宽。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.046 秒)
