-
公开(公告)号：CN101728314A
公开(公告)日：2010-06-09
申请号：CN200810173215.8
申请日：2008-10-24
申请人： 和舰科技(苏州)有限公司
IPC分类号： H01L21/768 , H01L21/3213
摘要： 本发明涉及一种新型的金属蚀刻方法，该方法包含如下步骤：提供一个基板，并在该基板上沉积一层金属层，再沉积一层硬式掩膜层，在该硬式掩膜层上方再沉积一层光阻物质；先用曝光蚀刻部分光阻物质，得到线宽；对上述硬式掩膜层进行蚀刻，将未蚀刻的部分光阻物质作为阻挡层，仅蚀刻去除已蚀刻部分光阻物质后暴露的硬式掩膜层；将残留光阻和硬式掩膜层作为金属蚀刻的阻挡层，直接对金属层进行蚀刻。采用本发明方法，既可简化制程，又可以很好的控制蚀刻后的线宽和轮廓，而且在蚀刻过程中残留光阻在金属侧壁反映生成聚合物起到保护金属侧壁的作用。
-
公开(公告)号：CN101661897A
公开(公告)日：2010-03-03
申请号：CN200810042102.4
申请日：2008-08-27
申请人： 和舰科技(苏州)有限公司
发明人： 李秋德
IPC分类号： H01L21/768 , H01L23/522
摘要： 本发明公开了一种内连线结构及其制造方法。先提供基底，接着在基底上形成具有开口的第一介电层。接着，于开口中形成导体层，并使导体层的顶面高度低于第一介电层的顶面高度。之后，于第一介电层及导体层上形成第一阻挡层，再于第一阻挡层上形成金属层。接着，图案化金属层与第一阻挡层。第一阻挡层可作为为导体层上的密封结构，而避免进行后续制程时导体层被腐蚀。
-
公开(公告)号：CN101645435A
公开(公告)日：2010-02-10
申请号：CN200810131289.5
申请日：2008-08-04
申请人： 和舰科技(苏州)有限公司
发明人： 李秋德
IPC分类号： H01L23/544 , H01L21/00 , H01L21/02
摘要： 本发明揭示一种探测垫结构及其制造方法，此探测垫结构适于配置在晶圆的切割道区，具有凹槽及较小截面积，并提供探针较长的滑行距离。探测垫结构包括基底、至少一层导电层以及保护层。基底具有凹槽。导电层配置于基底上，且导电层包括第一金属层与第二金属层。第一金属层配置于凹槽上。第二金属层配置于第一金属层上，并延伸至凹槽以外的基底上。保护层配置于基底上，保护层具有开口，且开口对应凹槽的位置而配置。
-
公开(公告)号：CN101609815A
公开(公告)日：2009-12-23
申请号：CN200810039106.7
申请日：2008-06-18
申请人： 和舰科技(苏州)有限公司
发明人： 李秋德
IPC分类号： H01L21/8247 , H01L27/115
摘要： 一种半导体元件的制造方法。此方法是先提供具有电路区、电容区与记忆胞区的第一导电型的基底。然后，于电容区的基底中形成沟渠。接着，于记忆胞区的基底上依次形成第一介电层与第一导体层。而后，于基底上形成ONO层。之后，移除电路区的ONO层。随后，于电路区的基底上形成第三介电层。然后，于基底上形成第二导体层。接着，于记忆胞区定义出第一闸极结构。而后，于电路区定义出第二闸极结构，以及于电容区定义出电容结构。之后，于第一闸极结构、第二闸极结构与电容结构二侧的基底中形成第二导电型的掺杂区。
-
公开(公告)号：CN101562151A
公开(公告)日：2009-10-21
申请号：CN200810092291.6
申请日：2008-04-15
申请人： 和舰科技(苏州)有限公司
发明人： 李秋德
IPC分类号： H01L21/82 , H01L21/8242 , H01L27/02 , H01L27/108
摘要： 本发明提出一种形成金属硅化物的方法。首先，提供一基底，此基底具有第一区域与第二区域，其中第一区域的基底的表面高于第二区域的基底的表面。接着，于第一区域与第二区域的基底上形成多个半导体元件，半导体元件包括多个导电部，且其上预定形成金属硅化物的导电部位于第一区域。随之，形成介电层，以覆盖位于第二区域的导电部。然后，于第一区域的导电部暴露的表面上形成金属硅化物。
-
公开(公告)号：CN101471324A
公开(公告)日：2009-07-01
申请号：CN200710301315.X
申请日：2007-12-26
申请人： 和舰科技(苏州)有限公司
发明人： 李秋德
IPC分类号： H01L23/522 , H01L21/768
摘要： 本发明提出了一种超低K互连结构及其制造方法，该超低K互连结构至少包括第一金属层，覆盖第一金属层的第一阻挡层，第一阻挡层上方的第一低K介质层，第一低K介质层上方的中间阻挡层，中间阻挡层上方的蚀刻终止层，蚀刻终止层上方的上层阻挡层，一个或多个沟道贯通上述第一阻挡层、第一低K介质层、中间阻挡层、蚀刻终止层和部分上层阻挡层，上述沟道内填充有导电材料，一个或多个通孔贯通上述第一低K介质层、中间阻挡层和蚀刻终止层，上述通孔的侧壁涂覆有一层侧壁阻挡层，上述通孔内填充有低K介质材料。本发明在填充导电材料的沟道周围形成保护用的覆盖阻挡层，使得在使用低K材料的同时有效阻止铜的扩散。
-
公开(公告)号：CN101414556A
公开(公告)日：2009-04-22
申请号：CN200710182024.3
申请日：2007-10-17
申请人： 和舰科技(苏州)有限公司
IPC分类号： H01L21/28 , H01L21/311
摘要： 本发明提出了一种去除氧化物－氮化物－氧化物层的方法，包括以下步骤：步骤1，在基底上沉积底层多晶介电质，步骤2，再沉积氧化物－氮化物－氧化物层，步骤3，对氧化物－氮化物－氧化物层进行蚀刻，去除部分氧化物－氮化物－氧化物层，步骤4，再沉积顶层多晶介电质，对顶层多晶介电质和底层多晶介电质进行蚀刻。利用本发明的方法蚀刻，可以有效地清除ONO，避免ONO Fence的形成，提高产品合格率，使后续制造变得容易。
-
公开(公告)号：CN101315906A
公开(公告)日：2008-12-03
申请号：CN200710106056.5
申请日：2007-05-31
申请人： 和舰科技(苏州)有限公司
IPC分类号： H01L21/8246 , H01L27/112 , G11C17/00 , G11C17/16 , G11C11/56
摘要： 本发明提出了一种一次可编程存储器及其制造方法，上述制造方法至少包括以下步骤：步骤1，提供衬底，在上述衬底上形成隔离有源区的场区和阱，在有源区上方形成栅介质层，在栅介质层上形成多晶硅，从而形成多晶硅栅极，采用离子植入工艺植入形成MOS晶体管源极/漏极所需要的至少一种杂质，而后在多晶硅栅极侧面形成至少一个多晶硅侧壁电介质；步骤2，暴露出MOS电容区域，在MOS电容区域再采用离子植入工艺植入与所在的阱反型的杂质，上述杂质与阱形成PN结并覆盖上述至少一种杂质。本发明与现有技术相比，可以解决现有技术中的误存储误读出以及晶体管栅介质易击穿的缺点，还可以缩小OTP存储器的面积。
-
-
-
-
-
-
-
搜索结果
48 条记录 (耗时 0.03 秒)
